Senior Analog IC Layout Engineer — Hybrid (Milano)

EUROANSA Spa; Milano; Ibrido; EUR 44.000 - 60.000; Tempo pieno

Vantaggi offerti da questo lavoro

Mensa interna

Buoni pasto elettronici

Assicurazione sanitaria

Bonus annuale

Descrizione del lavoro

Move Silicon è la unità di Move S.p.A. dedicata a soluzioni ASIC ad alta efficienza, in Milano ibrido. Cerchiamo un Senior Analog IC Layout Engineer per guidare layout transistor-level di circuiti analogici e mixed-signal, con attenzione a robustezza, sign-off e mentorship a profili junior.

Il profilo include esperienza su nodi <110 nm o BCD/HV, conoscenza Cadence Virtuoso e DFM, e abilità di collaborare strettamente con progettisti analogici per ottimizzare area e performance e gestire ECO fino al tape-out.

Competenze

• Almeno 5 anni di esperienza in layout analogico transistor-level su ASIC/SoC.
• Conoscenza approfondita di Cadence Virtuoso, DRC/LVS e processi BCD/HV.
• Familiarità con metodologie DFM avanzate e robustezza a PVT.
• Capacità di mentoring e coordinamento tecnico di risorse junior.
• Visualizzazione autonoma di debug/chiusura PEX e sign-off.

Mansioni

• Ownership del layout di blocchi analogici deep-submicron e BCD.
• Definizione di strategie di matching (common-centroid, interdigitazione) e shielding.
• Routing manuale di alimentazioni e segnali sensibili con minimizzazione di parassiti.
• Gestione di DRC/LVS/PEX e assicurazione qualità di estrazione.
• Collaborazione con analog circuit designer per ottimizzazione area/performance e ECO.
• Contribuire a processi di design review e formazione di junior.

Conoscenze

Analog layout

Mentoring

EDA automation

PVT robustness

Design-rule mastery

Formazione

Laurea in Ingegneria Elettronica

Strumenti

Cadence Virtuoso

Cadence Assura/PEX

Siemens Calibre

Descrizione del lavoro

Move Silicon è la unità di Move S.p.A. dedicata a soluzioni ASIC ad alta efficienza, in Milano ibrido. Cerchiamo un Senior Analog IC Layout Engineer per guidare layout transistor-level di circuiti analogici e mixed-signal, con attenzione a robustezza, sign-off e mentorship a profili junior.

Il profilo include esperienza su nodi <110 nm o BCD/HV, conoscenza Cadence Virtuoso e DFM, e abilità di collaborare strettamente con progettisti analogici per ottimizzare area e performance e gestire ECO fino al tape-out.