FinFET Analog IC Designer — Low-Power & High-Speed

Move Silicon; Toscana; Ibrido; EUR 34.000 - 48.000; Tempo pieno

Vantaggi offerti da questo lavoro

Bonus annuale

Mensa interna

Buoni pasto

Assicurazione sanitaria

Smart working ibrido

Descrizione del lavoro

Move Silicon cerca un Ingegnere IC analogico per affiancare il team nello sviluppo di circuiti a bassa potenza su nodi FinFET avanzati. L’obiettivo è creare building-block veloci e affidabili, ottimizzati per layout e variabilità di processo.

La funzione prevede progettazione, simulazione transistor-level, analisi di rumore e collaborazione con layout engineer, con opportunità di formazione continua e partecipazione a review tecniche in ambito FinFET.

Competenze

• Laurea magistrale in Ingegneria Elettronica o affine.
• Tesina su circuiti analogici e modellistica FinFET.
• Basi di FinFET/FD-SOI e modellistica.

Mansioni

• Progettazione e simulazione transistor-level di circuiti analogici su PDK FinFET (BSIM-CMG, PSP-X).
• Analisi di rumore, consumo, mismatch e layout parasitic-aware con Cadence Virtuoso/Spectre e EM/RC extractor.
• Co-simulazioni AMS (Spectre-AMS/Verilog-AMS) per integrare blocchi misti analogico-digitale.
• Collaborazione con layout engineer per floor-plan FinFET-friendly (double patterning, guard-ring, EM rules).
• Esecuzione di corner, Monte Carlo e PVT sweep su server farm; interpretazione dei risultati e ottimizzazione di biasing.
• Preparazione di documentazione tecnica e partecipazione a design review con team senior.
• Formazione continua su metodologie FinFET, low-power e variability engineering.

Conoscenze

Cadence Virtuoso/Spectre

Low-power design

Noise analysis

PVT analysis

Teamwork

Formazione

M.S. in Electronic Engineering

Descrizione del lavoro

Move Silicon cerca un Ingegnere IC analogico per affiancare il team nello sviluppo di circuiti a bassa potenza su nodi FinFET avanzati. L’obiettivo è creare building-block veloci e affidabili, ottimizzati per layout e variabilità di processo.

La funzione prevede progettazione, simulazione transistor-level, analisi di rumore e collaborazione con layout engineer, con opportunità di formazione continua e partecipazione a review tecniche in ambito FinFET.