Analog Front-End Designer - Power Management ICs

STMicroelectronics; Catania; In loco; EUR 38.000 - 46.000; Tempo pieno

Descrizione del lavoro

STMicroelectronics è alla ricerca di un ingegnere analog FE per PMIC in ambito consumer elettronico. Il ruolo prevede l’implementazione a livello di sistema e progettazione analog front end, collaborando con system architect e layout engineer per raggiungere le prestazioni target, includendo simulazioni transistor-level.

Profilo ideale: laurea magistrale in ingegneria elettronica e 1–5 anni di esperienza in design analogico, con conoscenza di strumenti SPICE e Verilog-A/SystemVerilog.

Competenze

• Master’s degree in electronic engineering required.
• 1–5 years of analog electronics design experience.
• Experience with SPICE-based tools and mixed-signal simulation.
• Ability to collaborate with system architect and layout engineer.

Mansioni

• System-level implementation and close interaction with other departments.
• Cooperate with the system architect to develop blocks and sub-systems.
• Handle transistor-level implementation and all simulation/verification activities.
• Coordinate with layout engineer and verify layout impact with post-layout simulations.
• Participate in evaluation and characterization of designed IPs.

Conoscenze

Analog electronics design

Spice-based tools

Mixed-signal simulation

Veriloga/SystemVerilog

Cross-functional collaboration

Formazione

Master’s degree in electronic engineering

Strumenti

Spice-based tools

Veriloga / SystemVerilog

Descrizione del lavoro

STMicroelectronics è alla ricerca di un ingegnere analog FE per PMIC in ambito consumer elettronico. Il ruolo prevede l’implementazione a livello di sistema e progettazione analog front end, collaborando con system architect e layout engineer per raggiungere le prestazioni target, includendo simulazioni transistor-level.

Profilo ideale: laurea magistrale in ingegneria elettronica e 1–5 anni di esperienza in design analogico, con conoscenza di strumenti SPICE e Verilog-A/SystemVerilog.