Digital Verification Engineer – ASIC/SoC

MOVE S.P.A.; Milano; In loco; EUR 40.000 - 50.000; Tempo pieno

Descrizione del lavoro

MOVE S.P.A. cerca un Digital Verification Engineer per unirsi al suo team innovativo. In questo ruolo, sarai responsabile della strategia di verifica per progetti ASIC e SoC, garantendo standard elevati di qualità. Offriamo un ambiente di lavoro stimolante con ottime opportunità di crescita e benefit competitivi.

Servizi

Bonus annuale legato ai risultati

Mensa interna/buoni pasto

Assicurazione sanitaria

Possibilità di smart working

Competenze

• 4-5 anni di esperienza in verification di ASIC/SoC o IP complessi.
• Padronanza di SystemVerilog, UVM e tool di simulazione.
• Capacità di scripting in Python/Perl/TCL.

Mansioni

• Sviluppo di ambienti di verifica in SystemVerilog/UVM.
• Gestione della copertura funzionale e di codice.
• Collaborazione con designer RTL e team di DV.

Conoscenze

SystemVerilog

UVM

Scripting in Python

Coverage-driven verification

Debugging

Formazione

Laurea magistrale in Ingegneria Elettronica / Informatica

Strumenti

Cadence Xcelium

Synopsys VCS

Siemens Questa

Git

Descrizione del lavoro

Digital Verification Engineer – ASIC/SoC
Divisione Move-X (Move S.p.A.)



Chi siamo

Move-X è la business unit di Move S.p.A. dedicata allo sviluppo di soluzioni ASIC e SoC ad alta efficienza per applicazioni industriali, automotive e IoT. Lavoriamo in stretta collaborazione con clienti globali per portare sul mercato dispositivi analogici e mixed-signal innovativi, con un forte focus sull’affidabilità e sulla sostenibilità dei nostri progetti.


La posizione

Stiamo costruendo un nuovo team di ingegneri altamente qualificati per affrontare le sfide più complesse della digital verification, con un focus sull’innovazione e sull’eccellenza tecnica. Cerchiamo a tale scopo un/una Digital Verification Engineer con esperienza comprovata nella verifica funzionale di IP e SoC complessi. La figura sarà responsabile nella definizione della strategia di verifica, dell’implementazione di ambienti UVM/non UVM e della chiusura, garantendo che i dispositivi raggiungano i più alti standard di qualità prima del tape-out.



Responsabilità principali

• Sviluppo di ambienti di verifica in SystemVerilog /UVM, incluse sequenze, scoreboard e modelli di transazione.
• Definizione della pianificazione di verifica (Test Plan) e gestione della copertura funzionale e di codice (coverage-driven verification).
• Constrained-random testing, regressioni automatizzate e analisi dei risultati con metriche di copertura.
• Debug di bug RTL e di simulazione usando waveform viewer e strumenti di analysis.
• Formal verification e/o linting statico per corner case critici e logica di sicurezza.
• Script di automazione (Python, Perl, TCL, Bash) per regressioni CI/CD su server farm.
• Collaborazione stretta con designer RTL, team di DV internazionali, layout e DFT.
• Stesura di report tecnici e presentazioni per il management e i clienti.
• Mentorship di profili junior e interfaccia con partner esterni (EDA vendor, service di emulazione prototipale).




Requisiti

Must-have
4-5 anni di esperienza in verification di ASIC/SoC o IP complessi
Laurea magistrale in Ingegneria Elettronica / Informatica (o equivalente)
Padronanza di SystemVerilog, UVM e tool di simulazione (Cadence Xcelium, Synopsys VCS, Siemens Questa)
Competenza in coverage-driven verification, constrained-random e debug
Capacità di scripting in Python/Perl/TCL e utilizzo di sistemi di version control (Git)

Nice-to-have
Familiarità con requisiti di sicurezza funzionale (ISO 26262, DO-254, IEC 61508)
Esperienza su FPGA prototyping / emulazione HW
Conoscenza di protocolli ad alta velocità (PCIe, DDR, Ethernet)
Verifica low-power con UPF/CPF
Esperienza con formal verification (SVA/PSL, Cadence Jasper, Synopsys VC Formal)




Cosa offriamo

• Economics: Contratto a tempo indeterminato CCNL commercio, RAL base 40K annui (fino a 50K aseconda dell'esperienza).
• Crescita: ambiente di lavoro dinamico e stimolante dove potrai accrescere le tue competenzeed esperienze.
• Sede lavorativa: uffici situati nel cuore della città, vicino ai trasporti pubblici e ai servizi.
• Socialità: team building ed eventi sociali regolari per promuovere un senso di comunità e lavoro di squadra.
• Benefit: bonus annuale legato a risultati, mensa interna/buoni pasto, assicurazione sanitaria.



Sede di lavoro

Via Marcantonio Colonna 35, 20149 Milano – possibilità di smart working.
Via Carlo Piaggia 421, 55100 Lucca – possibilità di smart working.


Come candidarsi

Invia CV aggiornato a *** indicando nell’oggetto “Digital Verification Engineer – ASIC/SoC”. Saranno presi in considerazione solo i profili che soddisfano i requisiti must-have.

Move-X promuove le pari opportunità: accogliamo candidature senza distinzione di genere, orientamento, etnia o convinzioni personali.

Accogliamo candidati di ogni genere (ai sensi della Legge 903/77). Ti invitiamo a leggere la nostra informativa sulla privacy, art. 13 del regolamento (UE) 2016/679 sulla protezione dei dati (GDPR).

Altre offerte di lavoro che potrebbero interessarti