Digital Backend Engineer – Physical Design & Sign-Off - Lucca

Move-X; Lucca; Ibrido; EUR 34.000 - 48.000; Tempo pieno

Vantaggi offerti da questo lavoro

Contratto indeterminato

Bonus annuale

Mensa interna

Smart working

Descrizione del lavoro

Move Silicon, unità di Move S.p.A., sta costruendo un team di ingegneri per sfidare soluzioni ASIC/SoC complesse. Cerchiamo un Digital Backend Engineer con esperienza in progettazione fisica, capace di guidare floor-planning, S&R e sign-off, garantendo prestazioni, area e potenza prima del tape-out.

La posizione prevede mentorship di junior e interfaccia con foundry e service house, con sede a Milano e Lucca, possibilità di smart working.

Competenze

• 4-5 anni di esperienza in backend/physical design ASIC o SoC.

Mansioni

• Synthesis e floor-planning a partire da netlist RTL.
• Place-and-Route (Cadence Innovus, ICC2/ Fusion Compiler, Siemens Aprisa) con focus su congestione, timing e DRC.
• Clock-Tree Synthesis (CTS) e ottimizzazione di skew, jitter e insertion delay.
• Static Timing Analysis (STA) con PrimeTime o Tempus, chiusura di hold/set-up e path criticali multi-corner.
• Power e IR-drop analysis, integrazione di tecniche low-power (UPF, DVFS, power gating).
• Physical verification (DRC/LVS), EM/IR e sign-off di layout con Calibre o Pegasus.
• Script di automazione (TCL, Python, Bash) per flussi P&R e regressioni di verifica su server farm.
• Generazione di documentazione tecnica e report di stato per designer digitali, layout e management.
• Mentorship di profili junior e interfaccia con foundry e service house di package & test.

Conoscenze

Synthesis

Floor-planning

Place-and-Route

Timing closure

STA

DRC/LVS

Power integrity

Scripting (TCL/Python)

Git

Formazione

Laurea magistrale in Ingegneria Elettronica

Strumenti

Innovus

ICC2

Aprisa

PrimeTime

Tempus

Calibre

Pegasus

TCL

Python

Bash

Git

Descrizione del lavoro

Chi siamo

Move Silicon è la business unit di Move S.p.A. dedicata allo sviluppo di soluzioni ASIC e SoC ad alta efficienza per applicazioni industriali, automotive e IoT. Lavoriamo in stretta collaborazione con clienti globali per portare sul mercato dispositivi analogici e mixed-signal innovativi, con un forte focus sull’affidabilità e sulla sostenibilità dei nostri progetti.

La posizione

Stiamo costruendo un nuovo team di ingegneri altamente qualificati per affrontare le sfide più complesse sul digital backend, con un focus sull’innovazione e sull’eccellenza tecnica. Cerchiamo a tale scopo un/una Digital Backend Engineer con solida esperienza nella progettazione fisica (RTL-to-GDS) di ASIC/SoC complessi. La figura sarà responsabile di floor-planning, place-&-route, timing closure e verifiche di sign-off, assicurando che i nostri dispositivi rispettino gli obiettivi di prestazioni, area e potenza prima del tape-out.

Responsabilità principali

• Synthesis e floor-planning a partire da netlist RTL, definendo macro placement, channel e power grid.
• Place-&-Route (Cadence Innovus, Synopsys ICC2/ Fusion Compiler, Siemens Aprisa) con focus su congestione, timing e DRC.
• Clock-Tree Synthesis (CTS) e ottimizzazione di skew, jitter e insertion delay.
• Static Timing Analysis (STA) con PrimeTime o Tempus, chiusura di hold/set-up e path criticali multi-corner.
• Power e IR-drop analysis, integrazione di tecniche low-power (UPF, DVFS, power gating).
• Physical verification (DRC/LVS), EM/IR e sign-off di layout con Calibre o Pegasus.
• Script di automazione (TCL, Python, Bash) per flussi P&R e regressioni di verifica su server farm.
• Generazione di documentazione tecnica e report di stato per designer digitali, layout e management.
• Mentorship di profili junior e interfaccia con foundry e service house di package & test.

Requisiti

• 4-5 anni di esperienza in backend/physical design ASIC o SoC
• Laurea magistrale in Ingegneria Elettronica/Informatica (o equivalente)
• Padronanza di Innovus/ICC2/Aprisa e PrimeTime/Tempus
• Competenze di CTS, STA, DRC/LVS e chiusura timing multi-corner
• Capacità di scripting in TCL/Python e uso di Git

Nice-to-have

• Esperienza su nodi FinFET ≤ 7 nm
• Implementazioni low-power avanzate (UPF, active clock gating)
• Sign-off EMIR (Voltus, RedHawk)
• Integrazione IP ad alta velocità (PCIe, DDR, SerDes)
• Conoscenza requisiti ISO 26262/AEC-Q100 per automotive

Cosa offriamo

• Economics: contratto a tempo indeterminato CCNL Commercio RAL 34-48k.
• Crescita: ambiente dinamico che favorisce innovazione e formazione continua (corsi tool EDA, conferenze DATE/ISPD).
• Sede: uffici nel cuore di Milano, vicino a trasporti pubblici e servizi.
• Socialità: team-building ed eventi regolari per rafforzare lo spirito di squadra.
• Benefit: bonus annuale legato ai risultati, mensa interna/buoni pasto, assicurazione sanitaria.

Sede di lavoro

Via Marcantonio Colonna 35, 20149 Milano – possibilità di smart working. Via Carlo Piaggia 421, 55100 Lucca – possibilità di smart working.

Move-X promuove le pari opportunità: accogliamo candidature senza distinzione di genere, orientamento, etnia o convinzioni personali.

Accogliamo candidati di ogni genere (ai sensi della Legge 903⁄77). Ti invitiamo a leggere la nostra informativa sulla privacy, art. 13 del regolamento (UE) 2016⁄679 sulla protezione dei dati (GDPR).