Stage-Smartnic Fpga Analyse Filtrage Trafic Réseau Haut Débit H/F

ELSYS Design SA; Cachan; Presencial; EUR 59.000 - 72.000; Jornada completa

Ventajas ofrecidas por este puesto de trabajo

Titre restaurant presque intégralement

Accès aux activités sociales et CULTUR

Remboursement de 70% du Pass Navigo en

Descripción de la vacante

ELSYS Design recherche un stagiaire en dernière année d'ingénierie pour concevoir un moteur SmartNIC basé sur FPGA et capable d’inspecter et de classifier des flux réseau à haut débit. Vous participerez au développement d’une chaîne de traitement des paquets, de l’acquisition Ethernet jusqu’à l’analyse en temps réel, avec intégration sur FreeBSD.

Le poste, basé à Paris, offre une expérience pratique sur FPGA, VHDL/Verilog et interfaces réseau, avec des perspectives d’évolution dans le domaine

Formación

• Vous êtes étudiant(e) en dernière année d'école d'ingénieurs ou Master en Systèmes numériques et FPGA.
• Compétences en VHDL, Verilog, C ou protocoles réseau nécessaires.
• Intérêt pour l'optimisation des performances matérielles et cybersécurité/analyse de trafic.

Responsabilidades

• Prise en main de l'architecture SmartNIC existante.
• Étude des protocoles et mécanismes de traitement réseau hautes performances.
• Conception de blocs FPGA dédiés à l'inspection et à l'analyse des paquets.
• Développement des interfaces PCI Express et moteurs DMA.
• Mise en oeuvre de fonctions de classification et de filtrage de trafic.
• Génération de statistiques réseau temps réel.
• Développement des interfaces logicielles de supervision.
• Intégration dans un environnement FreeBSD.
• Validation fonctionnelle et mesure des performances sur cible réelle.

Conocimientos

Systèmes numériques

FPGA

Architectures réseau

Systèmes Embarqués

Cybersécurité et analyse trafic

Educación

Dernière année d'école d'ingénieurs ou Master en Systèmes numériques et FPGA

Herramientas

FPGA

Verilog / VHDL

PCIe / DMA

C embarqué

Git

FreeBSD

Ethernet 10G/40G/100G

Descripción del empleo

Contexte

L'explosion des volumes de données échangées sur les réseaux impose aux infrastructures modernes des capacités de traitement toujours plus importantes. Dans les datacenters, les équipements télécoms ou les infrastructures cloud, il n'est plus suffisant d'acheminer les données : il est nécessaire de les analyser, les classifier, les filtrer et en extraire des informations en temps réel.

Objectifs

L'objectif du stage est de concevoir un moteur SmartNIC basé sur FPGA capable d'inspecter, classifier et filtrer des flux réseau à très haut débit.

Le stagiaire participera au développement d'une chaîne complète de traitement des paquets réseau, depuis leur acquisition sur interface Ethernet jusqu'à leur analyse en temps réel.

Travaux prévus

• Prise en main de l'architecture SmartNIC existante ;
• Étude des protocoles et mécanismes de traitement réseau hautes performances ;
• Conception de blocs FPGA dédiés à l'inspection et à l'analyse des paquets ;
• Développement des interfaces PCI Express et moteurs DMA ;
• Mise en oeuvre de fonctions de classification et de filtrage de trafic ;
• Génération de statistiques réseau temps réel ;
• Développement des interfaces logicielles de supervision ;
• Intégration dans un environnement FreeBSD ;
• Validation fonctionnelle et mesure des performances sur cible réelle.

Technologies

• FPGA, FreeBSD ;
• Ethernet 10G/40G/100G, PCI Express, DMA ;
• VHDL / Verilog, C embarqué, Git.

L'agence de rattachement de cette offre se situe à Paris.

Profil Recherché

Profil recherché

Vous êtes étudiant(e) en dernière année d'école d'ingénieurs ou Master en :

• Systèmes numériques et FPGA ;
• Architectures réseau et Systèmes Embarqués à hautes performances ;

Avec un réel intérêt pour :

• Optimisation des performances matérielles ;
• Problématiques de cybersécurité et Analyse de trafic.

Des connaissances en VHDL, Verilog, C ou protocoles réseau sont nécessaires.

Compétences acquises

• Une expérience concrète des architectures SmartNIC ;
• Une compréhension approfondie des mécanismes de traitement réseau à très haut débit ;
• Des compétences avancées en conception FPGA et des interfaces PCIe et DMA ;
• Une expérience d'intégration matériel/logiciel sur système réseau ;
• Des compétences recherchées dans les domaines des télécommunications, du cloud computing et de la cybersécurité.

Avantages Salariaux

• Titre restaurant presque intégralement pris en charge

• Accès aux activités sociales et culturelles du CSE
• Remboursement de 70% du Pass Navigo en Île-de-France

Qui sommes-nous

ELSYS Design est une société d'ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique (FPGA, ASIC, SoC), la carte, le logiciel embarqué et l'ingénierie système.

Chez ELSYS Design, nous sommes tous ingénieurs, votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées.

Vous aimez relever des défis techniques ? Vous avez envie d'évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D'intégrer une structure familiale, présentant les avantages d'un grand groupe ?

0 - 65 000 Eur (€)