STAGE-Architecture-FPGA-Accélération-Reseaux-neurone

ELSYS Design SA; France; Hybride; EUR 12 000 - 16 000; Plein temps

Avantages offerts par ce poste

Titre restaurant presque intégralement

Activités sociales et culturelles du C

Résumé du poste

ELSYS Design recherche un stagiaire ingénieur en dernière année ou Master pour concevoir des architectures d'inférence distribuées sur FPGA, orchestrant plusieurs accélérateurs et intégrant le logiciel embarqué.

Vous travaillerez sur l'évaluation des performances et le prototypage sur plateforme FPGA, avec un encadrement technique et des projets concrets.

Rejoignez une équipe dynamique et participez à des projets variés dans les domaines énergie, semiconducteur, défense et spatial.

Qualifications

• Vous êtes étudiant(e) en dernière année d'école d'ingénieurs ou en Master avec un vif intérêt pour :
• Connaissances en VHDL, SystemVerilog, C ou Python sont nécessaires.

Responsabilités

• Participer à l'état de l'art sur l'inférence distribuée et les architectures FPGA.
• Analyser les mécanismes de partitionnement des réseaux neuronaux et proposer une orchestration.
• Contribuer au prototypage et au développement matériel et logiciel.

Connaissances

FPGA

Electronique numérique

Architectures matérielles avancées

Systèmes embarqués

Performance et optimisation

VHDL

SystemVerilog

C

Python

Formation

Dernière année d'école d'ingénieurs ou Master

Outils

VHDL

SystemVerilog

C

Python

Description du poste

L'essor des modèles d'intelligence artificielle entraîne une croissance continue des besoins en calcul. Si les GPU dominent aujourd'hui l'inférence et l'entraînement de ces modèles, de nombreuses applications embarquées ou temps réel nécessitent des solutions plus performantes énergétiquement, plus déterministes et mieux adaptées aux contraintes de déploiement.

Les FPGA constitue une alternative particulièrement intéressante grâce à leur capacité à implémenter des accélérateurs matériels spécialisés. Toutefois, la taille croissante des réseaux de neurones dépasse souvent les capacités d'un composant unique et conduit à envisager des architectures distribuées capables de mobiliser plusieurs accélérateurs de manière coordonnée

L'enjeu n'est plus seulement d'accélérer les calculs, mais de permettre à un système de s'adapter dynamiquement aux ressources disponibles, d'orchestrer plusieurs accélérateurs matériels et d'optimiser les transferts de données afin de maximiser les performances globales.

Dans ce contexte, ce stage propose d'explorer une nouvelle génération d'architectures d'inférence distribuées capables d'exploiter plusieurs FPGA de façon dynamique et évolutive.

L'objectif du stage est de concevoir une architecture modulaire permettant de répartir dynamiquement l'exécution d'un réseau neuronal entre plusieurs accélérateurs FPGA.

Le stagiaire participera à la définition d'un mécanisme d'orchestration capable de :

• Identifier automatiquement les ressources matérielles disponibles ;
• Répartir les traitements entre plusieurs accélérateurs ;
• Adapter le chemin d'exécution en fonction des capacités du système ;
• Intégrer des traitements exécutés sur processeur lorsque certaines opérations ne sont pas accélérées matériellement ;
• Évaluer l'impact des stratégies de distribution sur les performances et l'efficacité du système.

Travaux prévus

• État de l'art sur l'inférence distribuée.
• Analyse des mécanismes de partitionnement des réseaux neuronaux.
• Définition d'un mécanisme d'orchestration.
• Répartition dynamique des tâches de calcul.
• Prototypage sur plateforme FPGA.
• Développement de composants matériels et logiciels.
• Évaluation des performances.
• Linux embarqué.

Profil recherché

Profil recherché

Vous êtes étudiant(e) en dernière année d'école d'ingénieurs ou en Master avec un intérêt marqué pour :

• FPGA et Electronique numérique ;
• Architectures matérielles avancées ;
• Systèmes embarqués ;
• Problématiques de performance et d'optimisation.

Des connaissances en VHDL, SystemVerilog, C ou Python sont nécessaires.

Compétences développées

A l'issue du stage, vous aurez acquis :

• Une expérience concrète de conception d'accélérateurs IA sur FPGA.
• Une compréhension approfondie des problématiques de déploiement de réseaux neuronaux et des compétences avancées en architecture matérielle distribuée.
• Une expérience d'intégration matériel/logiciel.
• Une vision complète d'un projet mêlant intelligence artificielle, électronique numérique et développement logiciel.

Avantages salariaux

• Titre restaurant presque intégralement pris en charge
• Accès aux activités sociales et culturelles du CSE

Qui sommes-nous

ELSYS Design est une société d’ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique (FPGA, ASIC, SoC), la carte, le logiciel embarqué et l’ingénierie système.

Chez ELSYS Design, nous sommes tous ingénieurs, votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées.

Vous aimez relever des défis techniques ? Vous avez envie d’évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D’intégrer une structure familiale, présentant les avantages d’un grand groupe ?