Stage Prototypage Fpga d'Un Algorithme Haute Fréquence pour Gyroscope Très Haute Précision H/F

SAFRAN; Éragny; On-site; EUR 11,000 - 17,000; Full time

Job summary

Safran Electronics & Defense recherche un stagiaire au sein du Centre de Recherche & Développement. L’Unité d’Ingénierie des Modules et Senseurs Inertiels conçoit des gyroscopes et accéléromètres de haute précision, notamment le HRG.

Vous contribuerez à l’implémentation d’un algorithme haute fréquence et au prototypage sur FPGA. Les missions couvrent la prise en main des outils FPGA, le codage sous Simulink, la vérification virtuelle et la validation expérimentale sur HRG avec Matlab.

Responsibilities

• Prise en main des outils de prototypage FPGA en Model Based Design : Simulink et HDL Coder.
• Codage des fonctions algorithmiques sous Simulink, en collaboration avec les experts Safran.
• Création d'un environnement de vérification virtuelle (simulation, scénarios de test) pour valider les fonctionnalités.
• Synthèse FPGA, placement/routage et analyse de timing (STA) pour garantir performance et robustesse du design.
• Validation expérimentale : test physique du prototype sur un HRG, en interface avec Matlab.

Job description

Au sein du Centre de Recherche & Développement de Safran Electronics & Defense, l'Unité d'Ingénierie des Modules et Senseurs Inertiels conçoit des gyroscopes et accéléromètres de très haute précision, dont le HRG (Hemispherical Resonator Gyroscope), un capteur phare intégré dans de nombreux systèmes inertiels développés par la Direction de l'Ingénierie de la Navigation.

Dans le cadre du HRG, vous participerez à l'implémentation d'un algorithme haute fréquence dédié à l'asservissement et à l'optimisation des performances du gyroscope. Ce stage s'inscrit dans une démarche de prototypage sur FPGA (Field-Programmable Gate Array) pour valider des solutions innovantes.

Missions principales :

• Prise en main des outils de prototypage FPGA en Model Based Design : Simulink et HDL Coder (conversion de modèles Matlab/Simulink en code HDL).
• Codage des fonctions algorithmiques sous Simulink, en collaboration avec les experts Safran.
• Création d'un environnement de vérification virtuelle (simulation, scénarios de test) pour valider les fonctionnalités développées.
• Synthèse FPGA, placement/routage et analyse de timing (Static Timing Analysis - STA) pour garantir la performance et la robustesse du design.
• Validation expérimentale : test physique du prototype sur un HRG, en interface avec son environnement Matlab de vérification.