Stage Fpga Télémesure sur IP et Intégration Bss H/F

SAFRAN; Colombelles; On-site; EUR 6,700 - 10,000; Part time

Job summary

Safran Space recherche un stagiaire pour travailler sur le développement FPGA et l’implémentation d’une IP Ethernet sur FPGA, avec simulation et vérification dans un laboratoire.

Le stage implique l’utilisation d’outils Xilinx (Vivado) et l’intégration sur cible, avec des activités en essai en vol et démodulation des signaux pour réduire la latence.

Qualifications

• Stage en électronique/informatique, immersion dans le développement FPGA.
• Maîtrise des environnements Xilinx et Vivado pour la conception et la simulation.
• Conception d'une IP Ethernet sur FPGA et vérification en laboratoire.

Responsibilities

• Prise en main de l'environnement de développement FPGA (Xilinx).
• Conception d'une IP Ethernet Xilinx.
• Simulation du RTL (Vivado).
• Intégration sur cible et mise au point (Vivado).
• Vérification en laboratoire du bon fonctionnement.

Skills

FPGA development

Xilinx

Vivado

Ethernet UDP

Tools

IP Ethernet Xilinx

RTL simulation

Job description

Rejoignez Safran Space, la Global Business Unit de Safran Electronics & Defense dédiée à l'industrie spatiale.

Spécialiste technologique de premier plan, Safran Space accompagne à la fois le spatial et l'aéronautique avec des solutions permettant d'observer notre environnement avec une précision inégalée, de connecter les systèmes de la Terre à l'Espace, et de guider les plateformes, les personnes et les décisions dans un environnement toujours plus complexe.

Le modem pour essais en vol met à disposition les données de télémesures démodulées sur une sortie Ethernet du produit. La sortie actuelle possède une latence élevée du fait de son implémentation dans une couche système haut niveau. Le souhait est d'utiliser une sortie Ethernet directement reliée au FPGA, au plus proche de la génération des données.

Afin de réduire la latence et gigue du flux Ethernet du produit, vous prendrez en charge l'implémentation sur FPGA de la génération de trames Ethernet UDP contenant les informations démodulées par le modem selon les protocoles définis par l'état de l'art en essai en vol.

Vos missions seront les suivantes :

• Prise en main de l'environnement de développement FPGA (Xilinx)
• Conception d'une IP Ethernet Xilinx
• Simulation du RTL (Vivado)
• Intégration sur cible et mise au point (Vivado)
• Vérification en laboratoire du bon fonctionnement

Selon l'avancement du stage, les missions suivantes, en lien avec le développement précédent, vous seront proposées :

• Etude d'un équipement (IP Multiplexer) en lien avec nos équipements Cortex
• Mise en place d'un algorithme d'estimation de délai entre équipements Cortex