Stage Ingénieur De la non-détection à la reproduction : automatiser le debug multi-niveaux H/F

Arteris; Biot; On-site; EUR 12,000 - 17,000; Full time

Job summary

Arteris recherche un stagiaire en ingénierie logiciel et vérification hardware pour travailler sur l’environnement de vérification et le cadre d’automatisation autour des NoC. Vous participerez au développement et à l’analyse d’un framework capable de reproduire des bugs système au niveau unitaire, avec utilisation potentielle d’IA.

Basé à Sophia Antipolis, ce stage de 6 mois commence en février 2027 et est rémunéré.

Qualifications

• Actuellement en dernière année d'école d'ingénieurs ou en Master 2 (Bac +5).
• Solides bases en programmation orientée objet et/ou fonctionnelle.
• Intérêt pour la vérification hardware, algorithmes et résolution de problèmes logiques.
• Anglais nécessaire pour évoluer dans un environnement international.

Responsibilities

• Étudier et analyser les couches de vérification utilisées pour des systèmes configurables (NoC).
• Spécifier et implémenter un outil de diagnostic expliquant les raisons de la non-détection d’un bug au niveau unitaire (IA envisagée).
• Automatiser la reproduction de bugs système au niveau unitaire à partir des artefacts de tests.
• Valider l’outil sur des cas réels et proposer des améliorations.

Skills

C++/Java

Python

NoC architecture

OA/OO programming

Education

Master 2 / Bac+5 en informatique et/ou microélectronique

Tools

Git

Jira

Job description

Sujet : Pendant le cycle de développement d’une nouvelle IP, des bugs peuvent être découverts au niveau système alors qu’ils auraient dû être trouvés plus en amont dans le cycle de vérification. L’objectif de ce stage est de définir une méthodologie permettant d’automatiser l’analyse et la reproduction de « bug escapes » à différents niveaux de vérification.

En bref

Mots-clés :

IC Design, CPU Architecture, Network-on-Chip (NoC), IC Verification, UVM, Modeling, Scala

Compétences :

Double compétence en développement logiciel et conception de circuits intégrés

Localisation :

Sophia Antipolis (06), France

Durée :

6 mois

Début :

Février 2027

Rémunération :

Oui

Niveau d'études :

Bac +5

Possibilité d'embauche à l'issue du stage :

Oui

Compétences acquises en fin de stage

Au cours de ce stage, vous développerez des compétences dans les domaines suivants :

• Développement de logiciels complexes à l'aide des langages de programmation les plus récents.
• Programmation orientée objet.
• Vérification de circuits numériques complexes et hautement configurables.
• Mise en œuvre de méthodes logicielles innovantes pour améliorer la couverture de tests.
• Architecture des réseaux d'interconnexion (Network-on-Chip) des systèmes sur puce (SoC).

Description

Rattaché(e) à l'équipe Advanced Engineering, au sein du département R&D, vous participerez, en collaboration avec les membres de l'équipe, au développement de l’environnement de vérification d'un circuit numérique hautement configurable permettant la génération automatique de Network-on-Chip (NoC).

Vous vous familiariserez d’abord avec les différentes couches de vérification utilisées pour vérifier des systèmes complexes tels que les NOC.

Vous spécifierez et développerez ensuite un outil d’analyse automatique permettant d’expliquer les raisons de la non‑détection d’un bug système au niveau unitaire. L’usage d’IA est à considérer.

En fonction des résultats, le stage pourra évoluer vers le développement d’un « framework » permettant de reproduire, de manière automatique, n’importe quel bug système au niveau unitaire. Cette reproduction automatique devra ensuite être améliorée de trouver d’autres bugs de la même famille.

Le poste est basé à Sophia Antipolis (06). Vous intégrerez une équipe d'experts en développement logiciel et en conception de circuits intégrés au sein de la direction Advanced Engineering d'Arteris.

Responsabilités

Votre mission consistera à :

• Etudier et analyser : Comprendre les différentes couches de vérification utilisées pour vérifier des systèmes configurables complexes tels que les NOC Arteris. Analyser un « bug escape » système et identifier pourquoi le banc de test unitaire n’a pas pu le trouver. Documenter les différentes causes de non‑détection (mauvaises abstractions, couverture insuffisante, configuration de l’IP non testée, mauvaise modélisation, checker manquant …)
• Spécifier et implémenter un outil de diagnostic : définir un outil d’analyse automatique permettant d’expliquer les raisons de la non‑détection d’un bug système au niveau unitaire. L’usage d’IA est à considérer.
• Automatiser la reproduction de bug système, au niveau unitaire : à partir des artéfacts d’un test système, générer un test unitaire permettant de reproduire le même scenario.
• Valider : appliquer l’outil sur des cas réels, documenter les forces et faiblesses de la solution implémentée, proposer des améliorations

Profil recherché

Vous êtes actuellement en dernière année d'école d'ingénieurs ou en Master 2 (Bac +5), avec une spécialisation en informatique et/ou microélectronique.

Vous possédez de solides bases en programmation orientée objet et/ou fonctionnelle et avez déjà réalisé des projets en conception de circuits intégrés.

Vous avez un fort intérêt dans la vérification « hardware », les algorithmes et la résolution de problèmes logiques complexes.

Compétences techniques

• Bonne maîtrise d'au moins un langage de programmation moderne (C++, Java ou équivalent).
• Bonne maîtrise de langages de scripts modernes (python ou équivalent).
• Intérêt pour la conception de circuits numériques et les architectures Network-on-Chip (NoC).
• Première expérience ou connaissances en vérification de circuits numériques (UVM ou méthodologies similaires appréciées).
• Une connaissance des bonnes pratiques de développement logiciel est un plus.
• Familiarité avec les outils de gestion de versions (Git) et de suivi de projets (Jira) est appréciée.
• Bon niveau d'anglais, indispensable pour évoluer dans un environnement international.

À propos d'Arteris

Arteris est un leader mondial des solutions de propriété intellectuelle (IP) pour les systèmes électroniques, utilisées dans l’industrie des semi-conducteurs afin d’accélérer la conception de puces hautes performances et à faible consommation énergétique.

Les technologies d’Arteris, notamment les solutions d’interconnexion Network-on-Chip (NoC), les logiciels d’automatisation de l’intégration des systèmes sur puce (SoC) et les technologies d’assurance de la sécurité matérielle, sont utilisées par les plus grandes entreprises mondiales des secteurs des semi-conducteurs et des technologies.

Elles permettent d’améliorer les performances globales, d'accroître la productivité des équipes d’ingénierie, de réduire les risques et les coûts, et d’accélérer la mise sur le marché de conceptions complexes.

Pour en savoir plus, rendez-vous sur arteris.com

Avec plus de 380 collaborateurs, un siège situé dans la Silicon Valley et des bureaux à travers le monde, nous collaborons aussi bien avec des start-ups qu’avec de grands leaders technologiques pour concevoir la prochaine génération de produits électroniques.

Nous croyons en l’humain, au sens de notre mission et à l’impact de nos actions.

Rejoignez-nous et contribuez à façonner les technologies de demain.

We may use artificial intelligence (AI) tools to support parts of the hiring process, such as reviewing applications, analyzing resumes, or assessing responses. These tools assist our recruitment team but do not replace human judgment. Final hiring decisions are ultimately made by humans. If you would like more information about how your data is processed, please contact us.