Staff Hardware Design Engineer / Ingénieur staff en conception microélectronique H/F

Arteris; Biot; On-site; EUR 70,000 - 85,000; Full time

Job summary

Arteris recrute un Ingénieur staff en conception microélectronique à Sophia Antipolis. Vous concevrez et développerez des blocs hardware pour des IP configurables NoC, en assurant qualité et livraison dans les délais, en collaboration avec les équipes design et verification.

Vous apportez 5 à 8 ans d'expérience, maîtrise Verilog/SystemVerilog, et une expérience solide avec Cadence/Synopsys/Mentor et SystemC/C/C++.

Qualifications

• 5 à 8 ans d'expérience dans la conception de SoC/IP/NoC.
• Bonne connaissance des protocoles de communication cohérents et non cohérents (AMBA, AXI, PCIe, CXL, CHI, ou autres).
• Bonne compréhension des architectures de CPU (ARM/RISC-V) et des systèmes de cache.
• Expérience pratique du flux de conception SoC/IP (spécification, architecture, codage RTL, vérification, synthèse, contraintes de timing et puissance).
• Bonnes compétences en résolution de problèmes, communication et travail d'équipe.
• Maîtrise de Verilog/SystemVerilog et des outils de simulation (Cadence/Synopsys/Mentor).
• Expérience avec SystemC, C++, Python ou langages de script est un plus.
• Anglais courant à l'écrit et à l'oral.

Responsibilities

• Concevoir et développer des blocs hardware pour les IP configurables, incluant le codage RTL et l'optimisation des performances.
• Participer à la rédaction des spécifications d'architecture pour les composants NoC.
• Développer et maintenir des environnements de vérification pour assurer la qualité du design.
• Collaborer avec les équipes de vérification pour atteindre les objectifs de couverture fonctionnelle.
• Travailler en étroite collaboration avec les équipes hardware et software pour garantir l'intégration cohérente des composants.
• Participer à l'amélioration continue des méthodologies de conception et de vérification.
• Contribuer aux discussions techniques avec les clients et l'équipe application engineering.
• Documenter le design et assurer le suivi de vos développements.

Skills

SoC/IP/NoC design

RTL coding

Verilog/SystemVerilog

SystemC/C++/Python

ARM/RISC-V

verification environments

Anglais courant

Education

Master en ingénierie électronique

Tools

Cadence

Synopsys

Mentor

SystemC

Python

C++

Job description

Ingénieur staff en conception microélectronique

Localisation: Sophia Antipolis, France

Arteris connects innovation.

Arteris permet aux équipes d'ingénierie et de conception des marques les plus transformatrices du monde de connecter et d'intégrer les systèmes sur puce (SoC) d'aujourd'hui qui alimentent l'innovation moderne.

Si vous avez tenu un smartphone, conduit une voiture électronique ou allumé une télévision intelligente, vous avez été en contact avec ce que nous faisons chez Arteris. Ici, l'avenir est littéralement entre vos mains - et quand ce n'est pas le cas, il y a de fortes chances qu'il soit survolé par un drone, un satellite ou dans le cloud d'un centre de données!

Le rôle consiste à concevoir et développer des composants Hardware pour les IP d'Arteris, en assurant leur qualité et leur livraison dans les temps. Vous travaillerez en étroite collaboration avec une équipe de design et de vérification sur le développement de réseaux sur puce (NoC) hautement configurables. Vous contribuerez aux discussions techniques avec les équipes d'application engineering et les clients.

Vos principales responsabilités:

• Concevoir et développer des blocs hardware pour les IP configurables, incluant le codage RTL et l'optimisation des performances.
• Participer à la rédaction des spécifications d'architecture pour les composants NoC.
• Développer et maintenir des environnements de vérification pour assurer la qualité du design.
• Collaborer avec les équipes de vérification pour atteindre les objectifs de couverture fonctionnelle.
• Travailler en étroite collaboration avec les équipes hardware et software pour garantir l'intégration cohérente des composants.
• Participer à l'amélioration continue des méthodologies de conception et de vérification.
• Contribuer aux discussions techniques avec les clients et l'équipe application engineering.
• Documenter le design et assurer le suivi de vos développements.

Qualification et expériences requises:

• 5 à 8 ans d'expérience dans la conception de SoC/IP/NoC
• Solide connaissance des protocoles de communication cohérents et non cohérents (AMBA, AXI, ACE, PCIe, CXL, CHI, ou autres)
• Bonne compréhension des architectures de CPU (ARM/RISC-V) et des systèmes de cache
• Expérience pratique du flux de conception SoC/IP (spécification, architecture, codage RTL, vérification, synthèse, contraintes de timing et puissance)
• Bonnes compétences en résolution de problèmes, communication et travail d'équipe
• Maîtrise de Verilog/SystemVerilog et des outils de simulation (Cadence/Synopsys/Mentor)
• Expérience avec SystemC, C++, Python ou langages de script est un plus
• Anglais courant à l'écrit et à l'oral

Education Requirements

Master (Bac+5) en ingénierie électronique, informatique ou équivalent

Rémunération

Salaire de base estimé : 70 000 € à 85 000 € brut annuel. La rémunération sera déterminée en fonction du lieu, de l’expérience et de l’équité interne pour des postes similaires..

À propos d'Arteris:

Arteris est l'un des principaux fournisseurs d'IP système pour l'accélération du développement de systèmes sur puce (SoC) dans les systèmes électroniques d'aujourd'hui. La propriété intellectuelle d'interconnexion de réseaux sur puce (NoC) et la technologie d'automatisation de l'intégration des systèmes sur puce d'Arteris permettent d'accroître les performances des produits tout en réduisant la consommation d'énergie et en accélérant la mise sur le marché, ce qui se traduit par une amélioration de l'économie des systèmes sur puce et permet aux clients de se concentrer sur l'élaboration des prochaines innovations.

Avec plus de 380 employés, un siège dans la Silicon Valley et des bureaux dans le monde entier, nous sommes un catalyseur de l'innovation SoC pour que les entreprises, des startups aux plus grands leaders du marché technologique, puissent créer efficacement de nouveaux produits avec une flexibilité et une facilité de connectivité éprouvées. Pour en savoir plus, consultez le site www.arteris.com.

Staff Hardware Design Engineer

Location: Sophia Antipolis, France

Arteris connects innovation.

Our technology helps the world’s most visionary companies - from startups to Fortune 500 leaders - build smarter, faster semiconductors, specifically SoCs and chiplets. From the car you drive, to the AI in the cloud, Arteris connects the innovative tech that shapes tomorrow.

The role involves designing and developing hardware components for ARTERIS products, ensuring their quality and timely delivery. You will work closely with a design and verification team on the development of highly configurable network-on-chip (NoC) solutions. You will contribute to technical discussions with application engineering teams and customers.

Key Responsibilities

• Design and develop hardware blocks for configurable IPs, including RTL coding and performance optimization.
• Participate in writing architecture specifications for NoC components.
• Develop and maintain verification environments to ensure design quality.
• Collaborate with verification teams to achieve functional coverage goals.
• Work closely with hardware and software teams to ensure cohesive component integration.
• Participate in continuous improvement of design and verification methodologies.
• Contribute to technical discussions with customers and application engineering team.
• Document designs and track development progress.

What You Bring

• 5 to 8 years of experience in SoC/IP/NoC design
• Strong knowledge of coherent and non-coherent communication protocols (AMBA, AXI, ACE, PCIe, CXL, CHI, or others)
• Good understanding of CPU architectures (ARM/RISC-V) and cache systems
• Hands‑on experience with SoC/IP design flow (specification, architecture, RTL coding, verification, synthesis, timing and power constraints)
• Strong problem‑solving, communication, and teamwork skills
• Proficiency in Verilog/SystemVerilog and simulation tools (Cadence/Synopsys/Mentor)
• Experience with SystemC, C++, Python, or scripting languages is a plus
• Fluent English (written and spoken)

Education Requirements

• Education: Master's degree (or equivalent) in electrical engineering, computer science, or related field

Estimated Base Salary

€70,000 to €85,000 annually. Your base salary will be determined based on your location, experience, and the pay of employees in similar positions.

About Arteris

Arteris is a global leader in system IP used in semiconductors to accelerate the creation of high-performance, power-efficient silicon. Arteris network-on-chip (NoC) interconnect IP and system-on-chip (SoC) integration automation software are used by the world's top semiconductor and technology companies to improve overall performance, engineering productivity, reduce risk, lower costs, and bring complex designs to market faster. Learn more at arteris.com.

With over 380 team members headquartered in Silicon Valley and offices around the world, we work with startups and global tech leaders alike to build the next generation of electronic products. We believe in people, purpose and impact. Join us and help shape what comes next.

We may use artificial intelligence (AI) tools to support parts of the hiring process, such as reviewing applications, analyzing resumes, or assessing responses. These tools assist our recruitment team but do not replace human judgment. Final hiring decisions are ultimately made by humans. If you would like more information about how your data is processed, please contact us.