Matériaux SCO&FE par ALD pour les transistors FeFET

CEA; Grenoble; Sur place; EUR 25 000 - 30 000; Plein temps

Résumé du poste

Un institut de recherche propose une thèse sur le développement de matériaux SCO pour des transistors FeFET à Grenoble. Le candidat idéal possède un diplôme d'ingénieur ou un Master 2 en matériaux et microélectronique. Les responsabilités incluent la comparaison de différentes techniques de fabrication et la caractérisation de matériaux. Cette thèse se déroule dans un environnement de recherche avancée avec un accès à des équipements de pointe.

Qualifications

• Connaissances en conception et fabrication de matériaux à base d'oxydes.
• Compétences en caractérisation électrique et physico-chimique des matériaux.
• Capacité à travailler dans un environnement de salle blanche.

Responsabilités

• Développement de couches SCO à base d'indium ultra-minces et conformes.
• Comparaison et caractérisation des couches ALD-SCO et ALD-FE.
• Co-intégration de couches pour structures FeFET.

Connaissances

Ingénieur ou M2 matériaux et instrumentation

Microélectronique

Formation

Formation recommandée: Ingénieur ou M2

Description du poste

Description du sujet de thèse

Matériaux SCO&FE par ALD pour les transistors FeFET

Sujets de thèse

Défis technologiques

Contrat

Thèse

Description de l'offre

Le Transistor à effet de champ ferroélectriques FeFET est un composant mémoire haute densité adapté aux configurations 3D-DRAM. Le concept FeFET combine l'utilisation des oxydes semi-conducteurs comme matériau de canal et des oxydes métalliques ferroélectriques FE comme grille de transistor [1, 2, 3]. Le dépôt de couches atomiques ALD de matériaux SCO et FE à très faible épaisseur (<10 nm) et à basse température (<300°C) est particulièrement adapté aux structures 3D-DRAM compatibles BEOL.

Le projet de thèse se focalise sur le développement de couches SCO à base d'indium à mobilité ultra-élevée (>10 cm2.Vs) ; ultra-minces (<5 nm) et ultra-conformes (rapport d'aspect 1:10). Le doctorant bénéficiera du riche environnement technique de la salle blanche 300/200 mm du CEA-LETI et de la plateforme de nano-caractérisation (analyses physico-chimiques, structurales et microscopiques, mesures électriques).

Les développements porteront sur les points suivants :

1. Comparaison de couches SCO (IGZO Indium Gallium Zinc Oxide) fabriquées par techniques ALD et PVD : mise en œuvre de techniques de mesures et de véhicules de test adaptés
2. Caractérisation intrinsèque et électrique des couches ALD-SCO (IWO, IGZO, InO) et ALD-EF (HZO) : stœchiométrie, structure, résistivité, mobilité....
3. Co-intégration de couches ALD-SCO et ALD-FE pour structures FeFET 3D verticales et horizontales

[1]10.35848/1347-4065/ac3d0e
[2]https://doi.org/10.1109/TED.2023.3242633
[3]https://doi.org/10.1021/acs.chemmater.3c02223

Université / école doctorale

Electronique, Electrotechnique, Automatique, Traitement du Signal (EEATS)
Université Grenoble Alpes

Localisation du sujet de thèse

Site: Grenoble

Critères candidat

Formation recommandée: Ingénieur ou M2 matériaux et instrumentation, microélectronique

Demandeur

Disponibilité du poste: 01/10/2025

Personne à contacter par le candidat

BEDJAOUI Messaoud [e-mail]
CEA
DRT/DPFT//LDJ
CEA-Grenoble
17 avenue des martyrs
0438782926

Tuteur / Responsable de thèse

SALEM Bassem [e-mail]
CNRS
LTM Laboratoire des Technologies de la Microélectronique (LTM) - UMR 5129 CNRS / CEA / UGA
17 Av. des Martyrs, 38054 Grenoble
04.38.78.24.55

En savoir plus