Ingénieur Vérification Numérique — Paris (IP/SOC)

STMicroelectronics

Grenoble

On-site

EUR 55,000 - 75,000

Full time

9 days ago
Application generator

Stand out for this role — generate a tailored resume and cover letter in about a minute.

Get past ATS filters

Job summary

STMicroelectronics à Montrouge (92) recherche un ingénieur vérification expérimenté pour définir et exécuter le plan de vérification des circuits numériques au niveau IP/SOC et système, incluant le logiciel.

Vous maîtrisez SystemVerilog, UVM, CDV/CRV, HDL et Python et vous avez au moins 4 années d’expérience en vérification fonctionnelle; vous collaborez avec les équipes d’architectures et de conception pour garantir la qualité et les preuves de vérification.

Qualifications

  • Au moins 4 ans d’expérience en vérification fonctionnelle de circuits intégrés numériques au niveau IP ou SOC.
  • Expérience en vérification de circuits mixtes serait un vrai avantage.
  • Maîtrise des méthodologies CDV/CRV (Constrained/Coverage Driven Verification).
  • Maîtrise SystemVerilog, SVA et la librairie UVM.
  • Maîtrise des langages HDL (VHDL/Verilog).
  • Connaissance des langages d’automatisation (Python/Shell/TCL).

Responsibilities

  • Définir la stratégie de vérification et participer à son amélioration continue.
  • Rédiger le plan de vérification matériel au niveau IP, SOC et système, incluant la partie logicielle, en collaboration avec les équipes d’architectures et de conceptions.
  • Exécuter le plan de vérification.
  • Développer et maintenir les environnements de vérification.
  • Développer et maintenir les tests et non-régressions.
  • Développer, analyser et assurer la clôture des métriques de couverture.
  • Participer aux revues d’étapes de la conception.
  • Fournir les rapports et évidences de vérification.

Skills

Vérification fonctionnelle
SystemVerilog
UVM
CDV/CRV
Python
RTL/HDL
VHDL/Verilog
Python/Shell/TCL

Tools

EDA platforms

Job description

STMicroelectronics à Montrouge (92) recherche un ingénieur vérification expérimenté pour définir et exécuter le plan de vérification des circuits numériques au niveau IP/SOC et système, incluant le logiciel.

Vous maîtrisez SystemVerilog, UVM, CDV/CRV, HDL et Python et vous avez au moins 4 années d’expérience en vérification fonctionnelle; vous collaborez avec les équipes d’architectures et de conception pour garantir la qualité et les preuves de vérification.

Get your free, confidential resume review.

or drag and drop your file here.

Similar jobs

Similar jobs worth comparing

Ingénieur Vérification Numérique IP/SOC – Paris
Ingénieur Vérification Numérique IP/SOC – Paris

Strategic Micro Systems of NJ, LLC. • Grenoble, Paris

On-site
EUR 55,000 - 75,000
Ingénieur Vérification Numérique Senior — IP/SOC
Ingénieur Vérification Numérique Senior — IP/SOC

STMicroelectronics France • Grenoble

On-site
EUR 90,000 - 120,000
Ingénieur Vérification Numérique – IP/SoC & UVM
Ingénieur Vérification Numérique – IP/SoC & UVM

STMicroelectronics • Grenoble

On-site
EUR 60,000 - 90,000
Ingénieur Vérification Numérique – Imagerie & SoC
Ingénieur Vérification Numérique – Imagerie & SoC

Strategic Micro Systems of NJ, LLC. • Grenoble, Paris

On-site
EUR 60,000 - 90,000
CDI - Ingénieur vérification numérique expérimenté - Division Imaging (F/H)
CDI - Ingénieur vérification numérique expérimenté - Division Imaging (F/H)

STMicroelectronics France • Grenoble

On-site
EUR 90,000 - 120,000
Ingénieur Vérification Analogique & Mixed‑Signal SOC Imaging
Ingénieur Vérification Analogique & Mixed‑Signal SOC Imaging

STMicroelectronics • Paris

On-site
EUR 60,000 - 90,000
Ingénieur Vérification Analogique/Mixed-Signal - Innovant
Ingénieur Vérification Analogique/Mixed-Signal - Innovant

Strategic Micro Systems of NJ, LLC. • Paris, Grenoble

On-site
EUR 60,000 - 90,000
Ingénieur Vérification UVM Sénior SoC/ASIC – SystemVerilog
Ingénieur Vérification UVM Sénior SoC/ASIC – SystemVerilog

Elsys Design • Valbonne

On-site
EUR 40,000 - 60,000
10 jours de RTT par an
Allocation repas prise en charge
Mutuelle Santé Famille
+5
Ingénieur Vérification UVM Senior – ASIC/SoC
Ingénieur Vérification UVM Senior – ASIC/SoC

ELSYS Design SA • Villeurbanne

On-site
EUR 55,000 - 75,000
RTT 10 jours
Repas/Titre restaurant
Mutuelle Santé Famille
+6
Ingénieur Vérification ASIC/SoC - SystemVerilog/UVM (Télétravail)
Ingénieur Vérification ASIC/SoC - SystemVerilog/UVM (Télétravail)

Atos SE • Bordeaux

Hybrid
EUR 40,000 - 50,000
Télétravail partiel (≤3 jours/sem.)
Tickets restaurant 60 %
Congés dès l’arrivée
+3