Ingénieur Validation et Vérification FPGA Virtuelle

Safran; Éragny; Sur place; EUR 52 000 - 76 000; Plein temps

Résumé du poste

Safran Electronics & Defense recherche un ingénieur confirmé pour intervenir dans l'équipe FPGA de l'entité Electronique Navigation. Vous contribuerez à la vérification virtuelle de FPGA/ASIC dès la validation des exigences jusqu'à la conception de testbenchs et stratégies de vérification, en utilisant SystemVerilog et UVM dans un contexte DO-254.

Vous maîtriserez SystemVerilog, Git et les outils de gestion de configuration, et vous apporterez autonomie, rigueur et travail en équipe.

Qualifications

• Diplômé BAC+5 ayant déjà une expérience de la vérification par simulation FPGA ou ASIC.
• Maîtrise du langage SystemVerilog et des outils de gestion de configuration (Git).
• Bonne qualité rédactionnelle et des compétences en autonomie, communication et travail en équipe.
• La connaissance de la méthodologie UVM est un plus.

Responsabilités

• Valider les exigences aux bornes du FPGA pour s'assurer de leur bonne compréhension et de leur testabilité.
• Imaginer la meilleure stratégie de vérification virtuelle à mettre en place (test dirigé ou aléatoire, mesure de couverture du test).
• Elaborer les environnements de vérification en langage SystemVerilog.
• Participer aux revues internes et externes avec le client (Audit DO-254 envisageable).

Connaissances

SystemVerilog

Vérification FPGA

UVM

Vérification ASIC

Formation

BAC+5

Outils

Git

Description du poste

Safran Electronics & Defense recherche un ingénieur confirmé pour intervenir dans l'équipe FPGA de l'entité Electronique Navigation. Vous contribuerez à la vérification virtuelle de FPGA/ASIC dès la validation des exigences jusqu'à la conception de testbenchs et stratégies de vérification, en utilisant SystemVerilog et UVM dans un contexte DO-254.

Vous maîtriserez SystemVerilog, Git et les outils de gestion de configuration, et vous apporterez autonomie, rigueur et travail en équipe.