Ingénieur en validation et vérification virtuelle FPGA F/H

Safran; Éragny; Sur place; EUR 52 000 - 76 000; Plein temps

Résumé du poste

Safran Electronics & Defense recherche un ingénieur confirmé pour intervenir dans l'équipe FPGA de l'entité Electronique Navigation. Vous contribuerez à la vérification virtuelle de FPGA/ASIC dès la validation des exigences jusqu'à la conception de testbenchs et stratégies de vérification, en utilisant SystemVerilog et UVM dans un contexte DO-254.

Vous maîtriserez SystemVerilog, Git et les outils de gestion de configuration, et vous apporterez autonomie, rigueur et travail en équipe.

Qualifications

• Diplômé BAC+5 ayant déjà une expérience de la vérification par simulation FPGA ou ASIC.
• Maîtrise du langage SystemVerilog et des outils de gestion de configuration (Git).
• Bonne qualité rédactionnelle et des compétences en autonomie, communication et travail en équipe.
• La connaissance de la méthodologie UVM est un plus.

Responsabilités

• Valider les exigences aux bornes du FPGA pour s'assurer de leur bonne compréhension et de leur testabilité.
• Imaginer la meilleure stratégie de vérification virtuelle à mettre en place (test dirigé ou aléatoire, mesure de couverture du test).
• Elaborer les environnements de vérification en langage SystemVerilog.
• Participer aux revues internes et externes avec le client (Audit DO-254 envisageable).

Connaissances

SystemVerilog

Vérification FPGA

UVM

Vérification ASIC

Formation

BAC+5

Outils

Git

Description du poste

Safran est un groupe international de haute technologie opérant dans les domaines de l'aéronautique (propulsion, équipements et intérieurs), de l'espace et de la défense. Sa mission : contribuer durablement à un monde plus sûr, où le transport aérien devient toujours plus respectueux de l'environnement, plus confortable et plus accessible. Implanté sur tous les continents, le Groupe emploie 110 000 collaborateurs pour un chiffre d'affaires de 31,3 milliards d'euros en 2025, et occupe, seul ou en partenariat, des positions de premier plan mondial ou européen sur ses marchés.

Safran est la 2ème entreprise du secteur aéronautique et défense du classement « World's Best Companies 2025 » du magazine TIME.

Safran Electronics & Defense est une entreprise internationale de plus de 19 000 collaboratrices et collaborateurs, qui mobilisent expertises et esprit de corps pour concevoir des solutions de haute technologie dans les domaines de l'aéronautique, de la défense et du spatial. En combinant intelligence humaine et technologique, l'entreprise développe des produits et services pour les acteurs du monde civil et militaires, sur terre, en mer, dans le ciel et dans l'espace.

Parce que nous sommes persuadés que chaque talent compte, nous valorisons et encourageons les candidatures de personnes en situation de handicap pour nos opportunités d'emploi.

Chez Safran Electronics & Defense, leader dans le secteur de l'électronique de l'aéronautique et de défense, vos compétences en FPGA seront essentielles !

Intégré dans une équipe FPGA au sein de l'entité Electronique Navigation, vous interviendrez sur des produits passionnants et de haute technologie.

Vous aurez pour mission d'intervenir dans les différentes phases de vérification virtuelle (simulation) du FPGA, depuis la validation des exigences jusqu'à l'élaboration d'une stratégie de vérification virtuelle et la conception des environnements associés (testbench).

L'équipe intervenant sur des lignes de produit à fort contenu technique sur Equipements Inertiels et GNSS, le candidat aura pour objectif de mutualiser au maximum les méthodologies applicables à l'ensemble des environnement de vérification.

Les missions principales :

• Valider les exigences aux bornes du FPGA pour s'assurer de leur bonne compréhension et de leur testabilité,
• Imaginer la meilleure stratégie de vérification virtuelle à mettre en place (test dirigé ou aléatoire, mesure de couverture du test, ...),
• Elaborer les environnements de vérification en langage de description SystemVerilog,
• Participer aux différentes revues internes et externes avec le client (Audit de certification DO 254 envisageable)

Diplômé BAC+5 ayant déja une expérience de la vérification par simulation FPGA ou ASIC.

Maitrise du langage SystemVerilog et des outils de gestion de configuration (Git).

Bonne qualité rédactionnelle et des compétences en autonomie de travail, communication et travail en équipe.

La connaissance de la méthodologie UVM est un plus.