Ingénieur en Vérification UVM Cible ASIC / FPGA / SOC F / H

Elsys Design; Provence-Alpes-Côte d'Azur; Sur place; EUR 40 000 - 80 000; Plein temps

Résumé du poste

Une entreprise innovante recherche un ingénieur en microélectronique passionné par la vérification des systèmes sur puce (SoC). Dans ce rôle, vous serez responsable de la rédaction de plans de vérification précis et de la conception de scripts pour automatiser les flux de vérification. Vous utiliserez votre expertise en System Verilog et UVM pour garantir une couverture fonctionnelle rigoureuse. Ce poste offre une occasion unique de travailler dans un environnement dynamique, où votre contribution aura un impact direct sur des projets de haute technologie. Si vous êtes prêt à relever des défis techniques et à collaborer avec une équipe talentueuse, cette opportunité est faite pour vous.

Qualifications

• Expérience en vérification RTL avec méthodologie UVM.
• Capacité à rédiger des plans de vérification précis et réutilisables.

Responsabilités

• Rédiger et critiquer des plans de vérification pour SoC.
• Développer du code réutilisable et scalable en System Verilog.

Connaissances

System Verilog

UVM methodology

Python

Perl

Tcl

C/C++

VHDL

Verilog

Specman

Formation

Ingénieur en microélectronique

Outils

Siemens

Cadence

Synopsys

Description du poste

Nous recherchons un ingénieur en microélectronique, justifiant d'une première expérience réussie en vérification au niveau IP ou system (top level) de SoC.

Voici l’ensemble de vos responsabilités :

1. Capacité à rédiger et critiquer des plans de vérification précis et faciles à réutiliser.
2. Expertise avancée dans le développement de code réutilisable et scalable, avec une profonde maîtrise du System Verilog et une compétence avérée en méthodologie UVM.
3. Solide compétence dans la planification exhaustive et l'écriture précise de la couverture fonctionnelle ainsi que la couverture de code (coverage) pour assurer une vérification rigoureuse.
4. Maîtrise avancée des langages de script tels que Python, Perl, Tcl, démontrant la capacité à concevoir des scripts pour automatiser et optimiser les flux de vérification.
5. Familiarité avec les outils de pointe liés au développement de bancs de tests, notamment Siemens, Cadence, Synopsys.
6. Expérience avec les langages C / C++, en rédigeant des tests en C pour renforcer la vérification système.
7. Bonne communication pour échanger avec les membres de l’équipe et les autres métiers (design, DFT, backend).

Profil recherché :

Ingénieur en micro-électronique avec une expérience significative en vérification RTL utilisant la méthodologie UVM.

Compétences complémentaires :

• Maîtrise de la vérification de System-on-Chip (SoC) avec UVM.
• Conception et implémentation de tests en C, illustrant une polyvalence technique.
• Utilisation avancée de VHDL, Verilog / SystemVerilog, C embarqué, Specman.
• Capacité à aborder la vérification de manière holistique, en adaptant les langages aux besoins spécifiques.
• Aisance en anglais, à l’oral comme à l’écrit, pour une communication efficace dans un contexte international.