Ingénieur en conception de produits industriels

JR France; Le Bar-sur-Loup; Sur place; EUR 45 000 - 60 000; Plein temps

Résumé du poste

Un leader dans le domaine de l'ingénierie recherche un Ingénieur en conception de produits industriels à Sophia-Antipolis. Le candidat idéal devra optimiser des prototypes FPGA, gérer l'intégration RTL, et travailler avec des équipes d'ingénierie pour garantir la compatibilité. Avec un Bac +5 et minimum 5 ans d'expérience, vous aurez l'opportunité de contribuer à des projets innovants dans des secteurs variés.

Qualifications

• 5 ans d’expérience en conception et prototypage de FPGA / ASIC.
• Maitrise des flux FPGA et des langages de script.
• Expérience avec des chaînes d'outils Xilinx et Synopsys.

Responsabilités

• Améliorer et optimiser des prototypes FPGA avec des plateformes Synopsys.
• Réaliser l'intégration RTL, la synthèse et le placement.
• Collaborer avec des équipes de conception ASIC/SoC.

Connaissances

Verilog/SystemVerilog

Analyse temporelle

Débogage

Compétences analytiques

Résolution de problèmes

Autonomie

Script (TCL, Python, Shell)

Formation

Bac +5 en Electronique, Génie électrique, Informatique industrielle

Outils

Xilinx (Virtex-7, UltraScale+, Vivado)

Synopsys (HAPS-100, ProtoCompiler, DC Compiler)

SVN

Description du poste

Ingénieur en conception de produits industriels, le bar-sur-loup

SERMA Ingénierie conçoit, produit et maintient en conditions opérationnelles les systèmes électroniques embarqués de ses clients multisectoriels (aéronautique, spatial, automobile, ferroviaire, médical, télécommunications et énergie).En tant que Groupe industriel, SERMA bénéficie de la convention collective de la métallurgie.Poste et missions :Vous serez notamment en charge de :• Améliorer et optimiser les prototypes FPGA à l'aide des plateformes Synopsys HAPS-100 et Xilinx Virtex-7/UltraScale+.• Réaliser l'intégration RTL, la synthèse, le placement et le routage , ainsi que la fermeture temporelle pour les conceptions à grande échelle.• Utiliser Synopsys Design Compiler pour la synthèse et l'optimisation RTL en vue de l'implémentation FPGA ou ASIC.• Valider les prototypes FPGA à l'aide d'outils tels que Synopsys Identify, ChipScope et Vivado Logic Analyzer.• Collaborer avec les équipes de conception ASIC/SoC pour garantir la compatibilité FPGA et la fidélité de la conception.• Automatiser les flux de construction et de validation FPGA à l'aide de langages de script (TCL, Python, Shell).• Collaborer avec les équipes logicielles.Profil et compétences :Vous êtes diplômé Bac +5, Ingénieur ou équivalent en Electronique, Génie électrique, Informatique industrielle ou domaine connexe.Vous avez minimum 5 ans d’expérience en conception et prototypage de FPGA / ASIC.Vous avez une bonne maitrise du flow FPGA (synthèse, analyse temporelle et débogage)• Maîtrise de Verilog/SystemVerilog• Maîtrise des scripts (TCL, Python, Shell) pour l’automatisation des outils.• Compréhension de la synthèse ASIC avec DC Compiler.• Excellentes compétences analytiques et de résolution de problèmes, et capacité à travailler en autonomie.Qualifications souhaitées :• Expérience des chaînes d'outils Xilinx (Virtex-7, UltraScale+, Vivado) et Synopsys (HAPS-100, ProtoCompiler, compilateur DC).• Expérience du partitionnement multi-FPGA et des interconnexions haut débit.• Familiarité avec les flux de conception et de vérification ASIC/SoC.• Expérience des logiciels embarqués et de la co-conception matériel/logiciel.• Connaissance du versioning SVN.Lieu :Le poste est basé à Sophia-Antipolis (06).