Ingénieur Design SoC/FPGA – F/H

ELSYS Design SA

Rennes

On-site

EUR 47,000 - 64,000

Full time

3 days ago
Be an early applicant
Application generator

A complete application in a minute — tailored resume and cover letter, ready to send.

Get past ATS filters

Job summary

ELSYS Design SA recherche un ingénieur en développement de circuits numériques pour intégrer nos projets SoC/FPGA. Vous prendrez en charge différents blocs d’un circuit numérique au sein d’une équipe dédiée et contribuerez à la définition, l’implémentation RTL et l’intégration au niveau top.

Vous détenez un diplôme d’ingénieur BAC+5 en électronique et une première expérience sur FPGA ou ASIC numériques. Maîtrise d’au moins l’un des langages VHDL, Verilog ou SystemVerilog et expérience avec Git

Qualifications

  • Diplôme d’ingénieur BAC+5 en électronique requis ou équivalent.
  • Première expérience professionnelle sur FPGA ou ASIC numériques souhaitée.
  • Maîtrise d’un des langages HDL (VHDL/Verilog/SystemVerilog) exigée.

Responsibilities

  • Participer à la définition des fonctions et de l’architecture des blocs.
  • Implémenter la description RTL des blocs.
  • Intégrer les blocs au niveau top du circuit.
  • Vérifier les modules via des tests unitaires et la vérification.
  • Construire et exécuter les plans de vérification avec l’équipe Vérification.

Skills

HDL (VHDL/Verilog/SystemVerilog)

Education

Diplôme d’ingénieur BAC+5 en électronique

Tools

Git
Jira

Job description

Contexte et lieu de mission

ELSYS Design recherche un ingénieur en développement de circuits numériques pour intégrer nos projets de conception SoC/FPGA. Dans ce contexte, vous serez amené à prendre en charge différents blocs d’un circuit numérique au sein d’une équipe dédiée.

Vos responsabilités :
  • Participer à la définition des fonctions et de l’architecture composant
  • Implémenter la description RTL de ces blocs.
  • Intégrer au niveau top
  • Vérifier les modules en Tests Unitaires
  • Construire et exécuter les plans de vérification en collaboration avec l’équipe Vérification
  • Vous détenez un diplôme ingénieur BAC +5 en électronique et justifiez d’au moins une première expérience professionnelle sur FPGA ou ASIC numériques.
  • Vous maîtrisez au moins un des langages suivants VHDL, Verilog ou SystemVerilog
  • Vous avez déjà travaillé avec des outils de gestion de configuration (GIT ou équivalent) et ticketing (Jira)
  • Et surtout, vous savez travailler dans différents contextes et nouer de bonnes relations de travail au sein de votre équipe technique !
Get your free, confidential resume review.

or drag and drop your file here.

Similar jobs

Similar jobs worth comparing

Ingénieur SoC/FPGA — Conception et Vérification RTL (F/H)
Ingénieur SoC/FPGA — Conception et Vérification RTL (F/H)

ELSYS Design SA • Rennes

On-site
EUR 47,000 - 64,000
Ingénieur Design ASIC/FPGA - H/F
Ingénieur Design ASIC/FPGA - H/F

Elsys Design • Rennes

On-site
EUR 35,000 - 50,000
10 jours de RTT par an
Allocation repas ou Titre restaurant
Mutuelle Santé Famille
+5
Ingénieur(e) Design FPGA / SoC (H/F)
Ingénieur(e) Design FPGA / SoC (H/F)

Elsys Design • Toulouse

On-site
EUR 45,000 - 65,000
10 jours de RTT par an
Allocation repas prise en charge
Mutuelle Santé Famille
+4
Ingénieur FPGA - H/F
Ingénieur FPGA - H/F

Elsys Design • France

On-site
EUR 55,000 - 85,000
RTT 10 jours/an
Repas / Titre restaurant
Mutuelle Santé Famille
+4
Ingénieur FPGA (F/H)
Ingénieur FPGA (F/H)

ELSYS Design SA • Valence

On-site
EUR 43,000 - 64,000
RTT 10 jours par an
Tickets restaurant
Mutuelle Santé
+5
Ingénieur FPGA Expérimenté F/H
Ingénieur FPGA Expérimenté F/H

ELSYS Design SA • Cachan

On-site
EUR 65,000 - 90,000
RTT 10 jours/an
Repas / Titre-restaurant
Mutuelle Santé Famille
+4
Ingénieur Design FPGA / SoC (H/F) - Jeune diplômé
Ingénieur Design FPGA / SoC (H/F) - Jeune diplômé

Elsys Design • Cachan

On-site
EUR 45,000 - 65,000
10 jours RTT
Repas/Titre restaurant
Mutuelle Santé Famille
+4
Ingénieur(e) Design ASIC H/F
Ingénieur(e) Design ASIC H/F

ELSYS Design SA • Vallauris

On-site
EUR 45,000 - 65,000
RTT 10 jours/an
Repas / Titre restaurant
Mutuelle Santé Famille
+5
Ingénieur(e) expérimenté(e) en Digital Design ASIC/FPGA (H/F)
Ingénieur(e) expérimenté(e) en Digital Design ASIC/FPGA (H/F)

Elsys Design • Toulouse

On-site
EUR 40,000 - 60,000
10 RTT / an
Horaires souples
Télétravail possible
+3
Ingénieur Tech lead FPGA/ASIC
Ingénieur Tech lead FPGA/ASIC

Elsys Design • France

On-site
EUR 90,000 - 120,000
RTT 10 jours
Repas et titres-restaurant
Mutuelle Santé famille
+5