Ingénieur Design SoC/FPGA – F/H

ELSYS Design SA

Rennes

Sur place

EUR 45 000 - 65 000

Plein temps

Il y a 6 jours
Soyez parmi les premiers à postuler
Générateur de candidature

Obtenez une réponse de cet employeur — un CV et une lettre de motivation adaptés exactement à ce qu’on recherche pour ce poste.

Passez les filtres ATS

Résumé du poste

ELSYS Design recherche un ingénieur en développement de circuits numériques pour intégrer nos projets SoC/FPGA. Vous prendrez en charge des blocs d’un circuit numérique et travaillerez au sein d’une équipe dédiée, de la définition à la vérification.

Le candidat doit posséder un Bac+5 en électronique et une première expérience sur FPGA/ASIC, avec une maîtrise de VHDL/Verilog/SystemVerilog et des outils Git et Jira. Collaborer efficacement au sein de l’équipe est essentiel.

Qualifications

  • Diplôme d’ingénieur BAC+5 en électronique exigé ou équivalent.
  • Première expérience professionnelle sur FPGA ou ASIC numériques.
  • Maîtrise de VHDL, Verilog ou SystemVerilog.

Responsabilités

  • Participer à la définition des fonctions et de l’architecture.
  • Implémenter la description RTL des blocs et les intégrer au niveau top.
  • Vérifier les modules en tests unitaires et construire les plans de vérification.

Connaissances

VHDL
Verilog
SystemVerilog
Teamwork

Formation

Diplôme ingénieur BAC+5 en électronique

Outils

Git
Jira

Description du poste

Contexte et lieu de mission

ELSYS Design recherche un ingénieur en développement de circuits numériques pour intégrer nos projets de conception SoC/FPGA. Dans ce contexte, vous serez amené à prendre en charge différents blocs d’un circuit numérique au sein d’une équipe dédiée.

Vos responsabilités
  • Participer à la définition des fonctions et de l’architecture composant
  • Implémenter la description RTL de ces blocs.
  • Intégrer au niveau top
  • Vérifier les modules en Tests Unitaires
  • Construire et exécuter les plans de vérification en collaboration avec l’équipe Vérification
Qualifications
  • Vous détenez un diplôme ingénieur BAC +5 en électronique et justifiez d’au moins une première expérience professionnelle sur FPGA ou ASIC numériques.
  • Vous maîtrisez au moins un des langages suivants VHDL, Verilog ou SystemVerilog
  • Vous avez déjà travaillé avec des outils de gestion de configuration (GIT ou équivalent) et ticketing (Jira)
  • Et surtout, vous savez travailler dans différents contextes et nouer de bonnes relations de travail au sein de votre équipe technique !
Obtenez votre examen gratuit et confidentiel de votre CV.

ou faites glisser et déposez votre fichier ici.

Similar jobs

Postes similaires à comparer

Ingénieur SoC/FPGA – RTL, Vérif & Intégration
Ingénieur SoC/FPGA – RTL, Vérif & Intégration

ELSYS Design SA • Rennes

Sur place
EUR 45 000 - 65 000
Ingénieur Design ASIC/FPGA - H/F
Ingénieur Design ASIC/FPGA - H/F

Elsys Design • Rennes

Sur place
EUR 35 000 - 50 000
10 jours de RTT par an
Allocation repas ou Titre restaurant
Mutuelle Santé Famille
+5
Ingénieur(e) Design FPGA / SoC (H/F)
Ingénieur(e) Design FPGA / SoC (H/F)

Elsys Design • Toulouse

Sur place
EUR 45 000 - 65 000
10 jours de RTT par an
Allocation repas prise en charge
Mutuelle Santé Famille
+4
Ingénieur Design FPGA / SoC (H/F) - Jeune diplômé
Ingénieur Design FPGA / SoC (H/F) - Jeune diplômé

Elsys Design • Cachan

Sur place
EUR 45 000 - 65 000
10 jours RTT
Repas/Titre restaurant
Mutuelle Santé Famille
+4
Ingénieur FPGA - H/F
Ingénieur FPGA - H/F

Elsys Design • France

Sur place
EUR 55 000 - 85 000
RTT 10 jours/an
Repas / Titre restaurant
Mutuelle Santé Famille
+4
Ingénieur(e) expérimenté(e) en Digital Design ASIC/FPGA (H/F)
Ingénieur(e) expérimenté(e) en Digital Design ASIC/FPGA (H/F)

Elsys Design • Toulouse

Sur place
EUR 40 000 - 60 000
10 RTT / an
Horaires souples
Télétravail possible
+3
Ingénieur(e) en Design Digital pour ASIC/FPGA/SOC
Ingénieur(e) en Design Digital pour ASIC/FPGA/SOC

Elsys Design • Vallauris

Sur place
EUR 40 000 - 60 000
Ingénieur Vérification SoC/FPGA
Ingénieur Vérification SoC/FPGA

Elsys Design • Cesson-Sévigné

Sur place
EUR 35 000 - 50 000
10 jours de RTT par an
Allocation repas ou titre restaurant
Mutuelle santé famille
+5
Leader Technique FPGA - H/F
Leader Technique FPGA - H/F

Elsys Design • France

Sur place
EUR 90 000 - 120 000
RTT
Repas / Titres-restaurants
Mutuelle Santé
+4
Concepteur FPGA/ASIC F/H
Concepteur FPGA/ASIC F/H

Gestmax • Le Plessis-Robinson

Sur place
EUR 45 000 - 65 000