Ingénieur conception de circuits numériques – enjeu : génération automatique d'accélérateurs IA H/F

CEA; Palaiseau; Sur place; EUR 40 000 - 60 000; Plein temps

Résumé du poste

Un acteur majeur de la recherche technologique, le CEA, recrute un ingénieur en conception de circuits numériques pour un projet innovant sur des accélérateurs IA. Vous serez intégré à une équipe dynamique au sein d'un environnement avant-gardiste et participerez à des projets de R&D ambitieux. Ce poste vous permettra d'apporter votre expertise technique tout en interagissant avec diverses équipes sur des solutions de pointe.

Prestations

Accès aux outils de simulation de modélisation

Environnement de R&D innovant

Qualifications

• Expérience en conception numérique requise.
• Intérêt pour les modèles IA et contraintes embarquées.
• Autonomie et travail en équipe appréciés.

Responsabilités

• Proposer et implémenter des améliorations de l’environnement de génération d’architecture.
• Mettre en place un modèle haut niveau en lien avec l’architecture matérielle.
• Implémenter des mécanismes d’extraction de statistiques et d’optimisation.

Connaissances

Conception d’architecture matérielle

Compétences en VHDL/SystemVerilog/Verilog

Connaissance du flot de conception numérique Front-End

Langages de programmation (Python, C/C++)

Modèles de description haut niveau

Formation

Diplôme d’ingénieur / de master en électronique ou systèmes embarqués

Outils

Git

Outils de simulation numérique (ModelSim/QuestaSim)

Outils de templating (Jinja2, Jinja3)

Description du poste

Ingénieur conception de circuits numériques – enjeu : génération automatique d'accélérateurs IA H/F, Palaiseau

Description de l'offre

Rejoignez le CEA pour donner du sens à votre activité, mener ou soutenir des projets de R&D nationaux et internationaux, cultiver et faire vivre votre esprit de curiosité.

Nous cherchons un(e) ingénieur / ingénieure conception de circuits numériques pour la génération automatique d'accélérateurs IA pour le CEA/DRT/List (Direction de la Recherche Technologique).

Ce poste de cadre en CDD de 18 mois est basé sur le site Nano-Innov de Paris-Saclay, Essonne (91). Ce poste est à pourvoir dès que possible.

Pour l'activité de conception de solution matérielle embarquée pour l’inférence de modèles IA, le laboratoire a créé un premier circuit ultra spécialisé pour la vision, le NeuroCorgi (), généré avec des paramètres figés (sur la base d’un modèle MobileNet). Ce circuit est 1000x plus efficace qu’un GPU Jetson de NVIDIA.

Devant le succès de cette première preuve de concept, nous avons l’objectif d’étendre la méthodologie de génération à d’autres modèles, d’autres types de réseaux et d’automatiser l’outil de génération, en lien avec la plateforme open source Aidge () également développée au laboratoire. L'objectif est de réduire au maximum le temps de conception d'un nouveau circuit, correspondant à l'implémentation d'une topologie fixe en flot de donnée.

Au sein d’une équipe d’une trentaine de personnes, vos principales missions seront:

• Prendre en main, proposer et implémenter des améliorations de l’environnement de génération d’architecture (via des mécanismes de templating);
• Mettre en place un modèle haut niveau établissant le lien avec l’architecture matérielle flot de données (modèle de type TLM). Etudier et mettre en place des mécanismes d’optimisation de l’équilibrage des mouvements de données;
• Implémenter des mécanismes d’extraction de statistiques, d’optimisation et de rebouclage avec les outils haut-niveau (plateforme Aidge);
• Implémenter des opérateurs de calcul et mécanismes identifiés (développement au niveau RTL), évaluer et caractériser ces implémentations (simulation avant et après synthèse logique);
• Compléter et enrichir la documentation des différents modules de l’environnement de génération.

Vous pourrez également être amené(e) à interagir avec d’autres équipes du CEA-List en lien avec le contexte applicatif et/ou la caractérisation ASIC des solutions développées.

Vous bénéficierez au CEA-List d’un environnement de premier plan avec notamment l’accès aux outils de simulation de modélisation et d’exploration du laboratoire.

Profil du candidat

Vous êtes titulaire d’un diplôme d’ingénieur / de master en électronique ou systèmes embarqués avec une expérience en conception numérique, vous appréciez le travail en équipe tout en faisant preuve d’une bonne autonomie.

Intéressé(e) par les problématiques d’inférence de modèles IA (CNN, Transformers, ), vous appréhendez parfaitement les contraintes de l’embarqué et l’adéquation algorithme-architecture.

Vous avez acquis les compétences techniques suivantes :

• La conception d’architecture matérielle (modèle d’exécution, flot de données, parallélisme de calcul, hiérarchie mémoire, granularité d’opérateurs…);
• La maîtrise indispensable d’un langage de description matérielle (VHDL, SystemVerilog, Verilog…);
• Une bonne maîtrise du flot de conception numérique Front-End (description RTL, simulation, vérification, synthèse);
• La maitrise de langages script, de programmation (Python, C/C++) et d’outil de gestion de version (Git) ;
• Une expérience des modèles de description haut niveau de type SystemC/TLM ou équivalent.

Expérience et/ou compétences complémentaires souhaitées:

• Notions sur les réseaux de neurones ;
• Le portage sur cible matérielle (FPGA et/ou circuit ASIC);
• La connaissance des logiciels de simulation numérique (ModelSim/QuestaSim);
• La connaissance des outils de templating (Jinja2, Jinja3).

Conformément aux engagements pris par le CEA en faveur de l'intégration des personnes en situation de handicap, cet emploi est ouvert à toutes et à tous.