FPGA Design Engineer for AI Accelerators & Prototyping

Inria

Rennes

Sur place

EUR 27 369 - 32 783

Plein temps

14 jours+

Recevez plus de réponses des employeurs

Envoyez un CV adapté au poste en quelques minutes.

Avantages offerts par ce poste

Remboursement partiel des frais de trá
Congés annuels et RTT
Télétravail possible après 6 mois
Équipement professionnel fourni
Sorties culturelles et sportives

Résumé du poste

Inria, centre de Rennes, recherche un ingénieur hardware FPGA pour concevoir et vérifier des systèmes numériques destinés à des prototypes ASIC/FPGA et des accélérateurs AI. Vous travaillerez sur l’architecture micro et le RTL, les tests et la vérification, la conception physique et les méthodes DFT, en collaboration avec les équipes de recherche.

Le poste est une durée d’un an, potentiellement renouvelable.

Description du poste

Inria, centre de Rennes, recherche un ingénieur hardware FPGA pour concevoir et vérifier des systèmes numériques destinés à des prototypes ASIC/FPGA et des accélérateurs AI. Vous travaillerez sur l’architecture micro et le RTL, les tests et la vérification, la conception physique et les méthodes DFT, en collaboration avec les équipes de recherche.

Le poste est une durée d’un an, potentiellement renouvelable.

Obtenez votre examen gratuit et confidentiel de votre CV.
ou faites glisser et déposez votre fichier ici.
Similar jobs

Postes similaires à comparer

FPGA Design Engineer - Hardware
FPGA Design Engineer - Hardware

Inria • Rennes

Sur place
Remboursement partiel des frais de trá
Congés annuels et RTT
Télétravail possible après 6 mois
+2
ASIC Design Engineer – AI Accelerators (RTL/SoC)
ASIC Design Engineer – AI Accelerators (RTL/SoC)

Inria • Rennes

Sur place
Remboursement partiel des frais de交通
7 semaines de congés payés
Télétravail possible après 6 mois
+2
ASIC Design Engineer - Hardware
ASIC Design Engineer - Hardware

Inria • Rennes

Sur place
Remboursement partiel des frais de交通
7 semaines de congés payés
Télétravail possible après 6 mois
+2
Ingénieur IP FPGA/ASIC — Dév RTL & Vérif
Ingénieur IP FPGA/ASIC — Dév RTL & Vérif

Elsys Design • Rennes

Sur place
EUR 35 000 - 50 000
10 jours de RTT par an
Allocation repas ou Titre restaurant
Mutuelle Santé Famille
+5
Ingénieur R&D ASIC — Architecte RTL, Vérif & DFT
Ingénieur R&D ASIC — Architecte RTL, Vérif & DFT

Capgemini • Grenoble

Hybride
EUR 55 000 - 80 000
Ingénieur Design FPGA — Développement d'IPs & Vérification
Ingénieur Design FPGA — Développement d'IPs & Vérification

Elsys Design • Brest

Sur place
EUR 45 000 - 60 000
RTT 10 jours
Titre restaurant
Mutuelle santé
+5
Ingénieur Design FPGA - Brest
Ingénieur Design FPGA - Brest

Elsys Design • Brest

Sur place
EUR 45 000 - 60 000
RTT 10 jours
Titre restaurant
Mutuelle santé
+5
FPGA Engineer: VHDL, Xilinx, Remote Work & Innovation
FPGA Engineer: VHDL, Xilinx, Remote Work & Innovation

Capgemini Engineering • Rennes

Hybride
EUR 40 000 - 55 000
Accord de télétravail
Formations et certifications en libre accès
Remboursement partiel vacances si applicable
Ingénieur FPGA Électronique — Prototypage et Tests
Ingénieur FPGA Électronique — Prototypage et Tests

France Travail • Parisot

Sur place
EUR 50 000 - 75 000
Intérim 1 mois
Ingénieur FPGA – IA & RISC‑V, Développement Embarqué (CDI)
Ingénieur FPGA – IA & RISC‑V, Développement Embarqué (CDI)

Région Nouvelle-Aquitaine • Talence

Sur place
EUR 42 000 - 64 000