CDD - Ingénieur Design analogique FinFET H/F

CEA; Grenoble; On-site; EUR 40,000 - 60,000; Full time

Benefits offered by this job

Formations

Équilibre vie privée-vie professionnelle

CSE actif

Épargne abondée par le CEA

Job summary

Le CEA à Grenoble recherche un ingénieur pour développer des démonstrateurs technologiques FinFET sur les technologies avancées. Le candidat doit maîtriser les technologies FinFET et CMOS avancé, l'environnement de conception Cadence Virtuoso, ainsi que des simulateurs comme Eldo ou Spectre. L'entreprise offre des formations, un équilibre entre vie privée et professionnelle, et une rémunération selon diplômes et expérience.

Qualifications

• Expérience confirmée de 5 à 10 ans en conception de circuits intégrés.
• Connaissances en technologies micro-nanoélectroniques.
• Autonomie, curiosité, rigueur et esprit d’équipe.

Responsibilities

• Évaluer les technologies fondeurs pour l’intégration des technologies LETI.
• Contribuer à la conception de démonstrateurs technologiques.
• Participer aux études de benchmark pour positionner les technologies du LETI.
• Valoriser les travaux par publications scientifiques ou dépôts de brevets.

Skills

Technologies FinFET

CMOS avancé

Cadence Virtuoso

Eldo

Spectre

Hspice

Calibre (DRC, LVS)

Synopsys Star-RCXT

Cadence Quantus

Fast-Spice (Synopsys PrimeSim-XA)

Education

BAC+5 en ingénierie ou équivalent

Job description

Objectif du poste

Ce poste a pour objectif d’accompagner le développement de notre activité de conception de démonstrateurs technologiques FinFET sur les technologies avancées du LETI (mémoires non volatiles, circuits 3D).

Responsabilités

• Évaluer les technologies fondeurs pour l’intégration des technologies LETI : FinFET / CMOS avancé (simulation électrique, étude du DRM, contribution à la mise en place de l’environnement de conception).
• Contribuer à la conception de démonstrateurs technologiques (simulation électrique, layout, vérifications DRC, LVS, simulation post‑extraction de parasites).
• Participer aux études de benchmark pour positionner les technologies du LETI à l’état de l’art.
• Valoriser les travaux à travers la publication de papiers scientifiques et/ou le dépôt de brevets dans les domaines innovants.

Compétences attendues

• Maîtrise des technologies FinFET, CMOS avancé.
• Maîtrise de l’environnement de conception Cadence Virtuoso (schematic, symbol, layout, ADE).
• Maîtrise d’au moins un simulateur parmi Eldo, Spectre ou Hspice (options, fonctionnement, limites).
• Connaissance des simulateurs de type Fast‑Spice tels que Synopsys PrimeSim‑XA ou Cadence Spectre‑X.
• Bonne connaissance des outils de vérification Calibre (DRC, LVS).
• Bonne connaissance des outils d’extraction de parasites comme Synopsys Star‑RCXT, Calibre PEX, Cadence Quantus.

Profil du candidat

Au-delà des compétences techniques, ce poste requiert plusieurs qualités humaines telles qu’autonomie, curiosité, rigueur, esprit d’équipe. De formation BAC+5, vous avez une expérience confirmée (de 5 à 10 ans) en conception de circuits intégrés ainsi que des connaissances pour les technologies micro‑nanoélectroniques.

Environnement de travail et avantages

• Des formations pour renforcer vos compétences ou en acquérir de nouvelles.
• Un équilibre vie privée – vie professionnelle reconnu.
• Un poste au cœur de la métropole grenobloise, facilement accessible via la mobilité douce favorisée par le CEA.
• Une rémunération selon vos diplômes et votre expérience.
• Un CSE actif en termes de loisirs et d’activités extra‑professionnelles.
• Une épargne abondée par le CEA.

Égalité et inclusion

Conformément aux engagements pris par le CEA en faveur de l’intégration des personnes en situation de handicap, cet emploi est ouvert à toutes et à tous. Le CEA propose des aménagements et/ou des possibilités d’organisation, rejoignez‑nous!

Localisation

Grenoble, France, Auvergne‑Rhone‑Alpes, Isère (38)

Informations supplémentaires

Formation recommandée : Ingénieur, Master.

Disponibilité du poste : 02/03/2026.