Hybrid ASIC/SoC Verification Engineer – Digital & Mixed-Signal

Michael Page; Valencia; Híbrido; EUR 55 000 - 85 000; Tempo integral

Vantagens oferecidas por esta oferta de emprego

Modalidad híbrida

Entorno internacional

Desarrollo profesional

Resumo da oferta

Michael Page busca un/a Ingeniero/a de Verificación Digital/Mixed-Signal para definir estrategias de verificación de ASICs y SoCs de señal mixta, desarrollar planes de validación y asegurar cobertura funcional y de código.

Se requiere entre 5 y 10 años de experiencia, dominio de SystemVerilog/Verilog y UVM, y experiencia en RTL/Gate-Level. Colaborarás con equipos de diseño digital y analógico en un entorno internacional, con modalidad híbrida.

Qualificações

• Entre 5 y 10 años de experiencia en verificación digital y/o mixed-signal.
• Experiencia en entornos de microelectrónica, semiconductores, ASIC o FPGA.
• Experiencia trabajando con SystemVerilog, Verilog y UVM.
• Conocimientos en simulación, depuración y análisis a nivel RTL y Gate-Level.
• Formación en Ingeniería Electrónica, Telecomunicaciones, Informática, Industrial o similar.
• Nivel de inglés C1.

Responsabilidades

• Definir y desarrollar estrategias de verificación para ASICs y SoCs de señal mixta.
• Elaborar planes de validación y asegurar la cobertura funcional y de código.
• Ejecutar simulaciones, regresiones y procesos de verificación utilizando metodologías UVM.
• Verificar y validar modelos comportamentales frente a simulaciones a nivel de circuito.
• Analizar resultados de pruebas, identificar incidencias y realizar depuración a nivel RTL, Gate-Level y esquemático.
• Colaborar estrechamente con equipos de diseño digital, analógico y arquitectura de sistemas.
• Participar en la mejora continua de metodologías, flujos de trabajo e infraestructura de verificación.
• Aportar soporte técnico y compartir conocimiento con equipos multidisciplinares internacionales.

Conhecimentos

Verificación digital

Verificación mixed-signal

SystemVerilog

Verilog

UVM

Debug RTL/Gate-Level

ASIC/FPGA

Formação académica

Ingeniería Electrónica/Telecomunicaciones o similar

Descrição da oferta de emprego

Michael Page busca un/a Ingeniero/a de Verificación Digital/Mixed-Signal para definir estrategias de verificación de ASICs y SoCs de señal mixta, desarrollar planes de validación y asegurar cobertura funcional y de código.

Se requiere entre 5 y 10 años de experiencia, dominio de SystemVerilog/Verilog y UVM, y experiencia en RTL/Gate-Level. Colaborarás con equipos de diseño digital y analógico en un entorno internacional, con modalidad híbrida.