Senior Embedded SW Engineer (FPGA&SoC)

Clariter; Roma, Milano; In loco; EUR 55.000 - 85.000; Tempo pieno

Descrizione del lavoro

Clariter Group è alla ricerca di professionisti esperti nella progettazione hardware e nello sviluppo software in ambito SoC e FPGA per un progetto con un importante cliente. I candidati ideali possiedono almeno 5 anni di esperienza pratica e competenze avanzate nel settore.

Competenza in architettura hardware, HDL (VHDL/Verilog/SystemVerilog), RTL, simulazione e verifica (ModelSim/QuestaSim/XSIM), e ottima padronanza di C/C++ per microcontrollori embedded.

Competenze

• Almeno 5 anni di esperienza pratica nel settore.
• Competenze in architettura hardware e linguaggi HDL.
• Conoscenza approfondita di FPGA e interfacce di comunicazione.

Conoscenze

FPGA architettura

HDL design

VHDL/Verilog/SystemVerilog

RTL coding

ModelSim/QuestaSim/XSIM

C/C++ embedded

DMA/Interrupts/MMIO

Timing closure

Clock Domain Crossing

Protocolli I2C/SPI/UART/CAN/PCIe/Ether

Strumenti

ModelSim

QuestaSim

XSIM

JTAG

Waveform viewer

Descrizione del lavoro

Clariter Group è alla ricerca di professionisti esperti nella progettazione hardware e nello sviluppo software in ambito SoC (System on Chip) e FPGA (Field Programmable Gate Array) per un progetto con un importante cliente.

I candidati ideali devono possedere almeno 5 anni di esperienza pratica e competenze approfondite nel settore.

Competenze richieste:

Architettura Hardware, Linguaggi di Descrizione Hardware (HDL) e Programmazione

• Ottima conoscenza dell'architettura FPGA (LUT, flip-flop, DSP, BRAM, interconnessioni)
• Ottima conoscenza VHDL o Verilog/SystemVerilog per la modellazione dell'hardware
• Stile di codifica RTL (Register Transfer Level)
• Ottima conoscenza della simulazione e verifica del codice con strumenti come ModelSim, QuestaSim, XSIM
• Ottima conoscenza approfondita di C/C++ per microcontrollori embedded
• Conoscenza delle tecniche di comunicazione tra FPGA e CPU (DMA, interrupts, MMIO)
• Processo di sintesi, place & route, timing analysis
• Debug con Signal Tap, Chipscope o strumenti simili
• Ottima conoscenza dei processi di Timing Closure (setup, hold, clock skew, jitter)
• Conoscenza di Metastabilità e tecniche di sincronizzazione
• Clock Domain Crossing (CDC) e gestione del reset

Comunicazioni, periferiche on board e Interfacce

• Ottima Conoscenza dei protocolli di comunicazione (I2C, SPI, UART, CAN, PCIe, Ethernet)
• Implementazione di bus standard (AXI, AHB, Wishbone, Avalon)
• Utilizzo di SRAM, BRAM, DDR, Flash
• Gestione di controller di memoria per FPGA
• Ottimizzazione dei consumi su FPGA
• Tecniche di clock gating e power gating

Simulazione e Debug

• Creazione di testbench in VHDL/Verilog
• Uso di waveform viewer per l'analisi delle simulazioni
• Debug su hardware con JTAG, LA (Logic Analyzer)
• Verifica funzionale e test coverage
• RAL/Tariffa commisurata all'esperienza maturata nel medesimo ruolo
• Modalità di lavoro: in presenza su Roma o Milano

Chi siamo:

Clariter, nata nel 2010, ha svelato le diverse sfaccettature dell'era digitale ben prima degli altri. Il nostro obiettivo è quello di guidare i Clienti nel tumultuoso ambiente competitivo odierno. Con la nostra suite unica di servizi, denominata QALYA®, promettiamo non solo soluzioni, ma anche risultati di business tangibili e misurabili. I nostri Centri di Eccellenza QALYA® danno concretezza al ciclo di vita completo di un prodotto digitale, dalla comprensione del cliente alla realizzazione di soluzioni tecnologiche innovative. L'intelligenza di un team transdisciplinare, l'energia di una community di crowdsourcing europea senza rivali e un ecosistema tecnologico all'avanguardia sono i nostri ingredienti segreti. Presenti in Italia, Regno Unito, Spagna e Portogallo, Clariter è il motore dell'innovazione continua. Attraverso l'engagement operativo e l'apporto formativo della Clariter Academy, puntiamo a forgiare la leadership dei nostri clienti nella trasformazione digitale e nella sicurezza informatica. Scegliere Clariter vuol dire abbracciare il futuro digitale, oggi stesso.

Il presente annuncio è rivolto ad entrambi i sessi, ai sensi delle leggi 903/77 e 125/91, e a persone di tutte le età e tutte le nazionalità, ai sensi dei decreti legislativi 215/03 e 216/03.