Junior Analog IC Engineer — FinFET, Low-Power

Move Silicon; Milano; Ibrido; EUR 38.000 - 52.000; Tempo pieno

Vantaggi offerti da questo lavoro

Mensa interna

Buoni pasto

Assicurazione sanitaria

Descrizione del lavoro

Move Silicon cerca un Junior Analog IC Engineer per affiancare il team nella progettazione di circuiti analogici su nodi FinFET avanzati (≤ 7 nm). Obiettivo: building-block a bassissima potenza e alta velocità, ottimizzati per layout-aware e variabilità dei processi FinFET.

Ruolo con responsabilità di simulazione transistor-level, analisi di rumore e consumo, co-simulazioni AMS e collaborazione con layout engineers, con opportunità di formazione continua e partecipazione a design review.

Competenze

• Laurea magistrale in Ingegneria Elettronica o affine, tesi su circuiti analogici
• Buona conoscenza di Cadence Virtuoso e Spectre
• Fondamenti di modellistica FinFET (BSIM-CMG, PSP-X)
• Conoscenza di op-amp, reference e comparatori a bassa potenza
• Capacità di analisi di rumore, mismatch e PVT
• Attitudine al problem solving, precisione e lavoro di squadra

Mansioni

• Progettazione e simulazione transistor-level di circuiti analogici su PDK FinFET (BSIM-CMG, PSP-X)
• Analisi di rumore, consumo, mismatch e layout parasitic-aware con Cadence Virtuoso/Spectre e EM/RC extractor
• Co-simulazioni AMS (Spectre-AMS/Verilog-AMS) per integrare blocchi misti analogico-digitale
• Collaborazione con layout engineer per floor-plan FinFET-friendly
• Esecuzione di corner, Monte Carlo e PVT sweep su server farm; ottimizzazione di biasing
• Preparazione di documentazione tecnica e partecipazione a design review
• Formazione continua su FinFET, low-power e variability engineering

Conoscenze

Problem solving

Team collaboration

Attention to detail

Formazione

Laurea magistrale in Ingegneria Elettronica

Strumenti

Cadence Virtuoso

Cadence Spectre

Spectre APS/XPS

Descrizione del lavoro

Move Silicon cerca un Junior Analog IC Engineer per affiancare il team nella progettazione di circuiti analogici su nodi FinFET avanzati (≤ 7 nm). Obiettivo: building-block a bassissima potenza e alta velocità, ottimizzati per layout-aware e variabilità dei processi FinFET.

Ruolo con responsabilità di simulazione transistor-level, analisi di rumore e consumo, co-simulazioni AMS e collaborazione con layout engineers, con opportunità di formazione continua e partecipazione a design review.