Stage – Prototypage d'un radar à réseau d'antenne phasé 2D (H/F)

SAS LOOK UP SPACE; Toulouse; Híbrido; EUR 7800 - 10.000; Jornada completa

Ventajas ofrecidas por este puesto de trabajo

Gratification supérieure au minimum lè

Entreprise lab et matériel

Descripción de la vacante

Look Up recherche un stagiaire de niveau ingénieur ou master pour contribuer au développement d’un radar 2D. Vous travaillerez sur l’architecture et le prototype labo utilisant transceivers et FPGA sur étagères, avec montage PC/FPGA et calibrations Tx/Rx.

Le stage met l'accent sur le design hardware et le développement VHDL/FPGA, l’analyse des signaux RF et la faisabilité d’un réseau d’antennes phasé, tout en restant en établissement à Toulouse.

Formación

• Préparation d’un diplôme d’ingénieur ou master en électronique/ RF.
• Connaissances en traitement du signal et RF (signaux et phase).
• Programmation FPGA (VHDL) et outils Vivado/Vitis maîtrisés.
• Bon niveau Python/C/C++ et capacité à prototyper rapidement.
• Autonomie, curiosité et motivation pour prototypage hardware.

Responsabilidades

• Réaliser l'état de l’art des transceivers et FPGA et sélectionner les composants.
• Concevoir une architecture hardware/software pour un radar 2D prototype.
• Développer la calibration des chaînes Tx/Rx et réaliser le montage PC/FPGA.
• Écrire le code VHDL pour émission et réception synchronisées.
• Illustrer la faisabilité de la sommation cohérente des signaux.
• Selon l'avancement, implémenter une extension FPGA/transceiver.

Conocimientos

Python

C/C++

VHDL

FPGA design

Educación

Ingénieur ou Master

Herramientas

Vivado

Vitis

FPGA

Descripción del empleo

Look Up

Look Up recherche un(e) stagiaire de niveau ingénieur ou master pour contribuer au développement d'un radar 2D (architecture + prototype labo).

Le stage portera sur le design de l'architecture radar 2D et la réalisation d'un prototype (maquette labo) utilisant des transceivers et FPGAs sur étagères.

Vos missions

• Réaliser un état de l’art des transceivers existants (AD9361, ADRV9002) et des FPGA (ZedBoard, Zybo, …) et choisir les dispositifs adaptés ;
• Proposer une architecture hardware et logicielle (transceiver, FPGA, horloge externe GPSDO, splitter, combiner) pour un prototype radar 2D, extensible à plus d’antennes ;
• Concevoir une architecture de calibration des chaînes Tx/Rx ;
• Réaliser le montage PC, FPGA, transceiver et horloge externe ;
• Développer la partie VHDL/FPGA pour l’émission et la réception synchronisées en temps et en phase ;
• Illustrer la faisabilité de la sommation cohérente des signaux en émission (Tx) puis en réception (Rx) ;
• Selon l’avancement : mettre en œuvre la calibration et ajouter un nœud FPGA/transceiver supplémentaire.

Intérêt du stage

Vous contribuerez à la mise en place d'une approche globale pour développer un radar à réseau d'antenne phasé 2D, avec pour objectif d'anticiper les problématiques du mode « surveillance » et de valider la faisabilité d'un prototype en laboratoire. Ce stage vous permettra de développer des compétences en conception d'architectures radar, en prototypage hardware et en développement FPGA sur un projet concret et innovant.

Vous préparez une formation de niveau ingénieur ou master

Vous avez des connaissances en traitement du signal : analyse fréquentielle, sommation cohérente, signaux RF et phase ;

Vous connaissez les composants RF (filtre, splitter, coupleur) et la programmation FPGA (VHDL) ;

Vous maîtrisez ou souhaitez approfondir Python, C/C++ et les outils Vivado / Vitis ;

Vous êtes organisé(e), curieux(se) et motivé(e) par un projet concret de prototypage hardware.

Modalités pratiques

• Durée du stage : 6 à 8 mois
• Période souhaitée : de janvier - mars à septembre 2027
• Lieu principal du stage :
• Télétravail : possible si autonomie confirmée
• Déplacements : potentiellement un aller-retour à Monts-de-Randon pour visiter le site radar SORASYS-1
• Gratification : supérieure au minimum légal