Stage – Prototypage d'un radar à réseau d'antenne phasé 2D (H/F)

LOOK UP; Toulouse; Híbrido; EUR 7800 - 12.000; Jornada completa

Descripción de la vacante

Look Up recherche un stagiaire ingénieur ou master pour contribuer au développement d'un radar 2D et d'un prototype laboratoire utilisant des transceivers et FPGAs sur étagères.

Le stage portera sur le design de l'architecture radar et la réalisation d'un prototype en laboratoire, avec calibration des chaînes Tx/Rx et développement VHDL/FPGA.

Formación

• Formation ingénieur ou master en cours.
• Connaissances en traitement du signal et RF.
• Programmation FPGA (VHDL).
• Maîtrise Python et C/C++.
• Organisation et motivation pour prototypage hardware.

Responsabilidades

• Réaliser un état de l’art des transceivers et FPGA et choisir les dispositifs adaptés.
• Proposer une architecture hardware et software (transceiver, FPGA, horloge GPSDO, splitter) pour un prototype radar 2D.
• Concevoir une architecture de calibration des chaînes Tx/Rx.
• Réaliser le montage PC, FPGA, transceiver et horloge externe.
• Développer la partie VHDL/FPGA pour émission et réception synchronisées.
• Illustrer la faisabilité de la sommation cohérente des signaux en émission puis en réception.
• Selon l’avancement: calibrer et ajouter un nœud FPGA/transceiver.

Conocimientos

Traitement du signal

Systèmes RF

FPGA/VHDL

Python

C/C++

Vivado/Vitis

Educación

Ingénieur ou Master

Herramientas

Vivado

Vitis

Git

Descripción del empleo

Look Up

Look Up recherche un(e) stagiaire de niveau ingénieur ou master pour contribuer au développement d'un radar 2D (architecture + prototype labo).

Le stage portera sur le design de l'architecture radar 2D et la réalisation d'un prototype (maquette labo) utilisant des transceivers et FPGAs sur étagères.

Vos missions

En lien avec les équipes concernées, vous serez amené(e) à :

• Réaliser un état de l’art des transceivers existants (AD9361, ADRV9002) et des FPGA (ZedBoard, Zybo, …) et choisir les dispositifs adaptés ;
• Proposer une architecture hardware et logicielle (transceiver, FPGA, horloge externe GPSDO, splitter, combiner) pour un prototype radar 2D, extensible à plus d’antennes ;
• Concevoir une architecture de calibration des chaînes Tx/Rx ;
• Réaliser le montage PC, FPGA, transceiver et horloge externe ;
• Développer la partie VHDL/FPGA pour l’émission et la réception synchronisées en temps et en phase ;
• Illustrer la faisabilité de la sommation cohérente des signaux en émission (Tx) puis en réception (Rx) ;
• Selon l’avancement : mettre en œuvre la calibration et ajouter un nœud FPGA/transceiver supplémentaire.

Intérêt du stage

Vous contribuerez à la mise en place d'une approche globale pour développer un radar à réseau d'antenne phasé 2D, avec pour objectif d'anticiper les problématiques du mode « surveillance » et de valider la faisabilité d'un prototype en laboratoire. Ce stage vous permettra de développer des compétences en conception d'architectures radar, en prototypage hardware et en développement FPGA sur un projet concret et innovant.

Requirements

Vous préparez une formation de niveau ingénieur ou master

Vous avez des connaissances en traitement du signal : analyse fréquentielle, sommation cohérente, signaux RF et phase ;

Vous connaissez les composants RF (filtre, splitter, coupleur) et la programmation FPGA (VHDL) ;

Vous maîtrisez ou souhaitez approfondir Python, C/C++ et les outils Vivado / Vitis ;

Vous êtes organisé(e), curieux(se) et motivé(e) par un projet concret de prototypage hardware.

Modalités pratiques

• Durée du stage : 6 à 8 mois
• Période souhaitée : de janvier - mars à septembre 2027
• Lieu principal du stage :
• Télétravail : possible si autonomie confirmée
• Déplacements : potentiellement un aller-retour à Monts-de-Randon pour visiter le site radar SORASYS-1
• Gratification : supérieure au minimum légal