Stage Ingenieur FPGA – Télécoms Spatial & Satellites

Safran S.A.; Les Ulis; Sur place; EUR 11 000 - 17 000; Plein temps

Résumé du poste

Safran Data Systems (SDS), entité du groupe Safran, propose un stage ingénieur en électronique et traitement du signal à Les Ulis. Le candidat travaillera sur la vérification HDL et le développement de testbenchs pour des IP haute vitesse.

Vous êtes en dernière année d'école d'ingénieur, vous maîtrisez Python et VHDL, et vous aimez le travail en équipe tout en restant rigoureux dans votre code et vos analyses.

Qualifications

• Étudiant en dernière année d'école d'ingénieur ou en année de césure.
• Intérêt pour la validation d'IPs HDL et le flux de vérification.
• Maîtrise du Python et connaissances en VHDL

Responsabilités

• Étude bibliographique des frameworks de vérification HDL.
• Définir et valider un flow de vérification à partir des spécifications définies.
• Développer des testbenchs et tests de validations d'IPs

Connaissances

Python

VHDL

Télécommunications numériques

Formation

École d'ingénieur – dernière année

Description du poste

Safran Data Systems (SDS), entité du groupe Safran, propose un stage ingénieur en électronique et traitement du signal à Les Ulis. Le candidat travaillera sur la vérification HDL et le développement de testbenchs pour des IP haute vitesse.

Vous êtes en dernière année d'école d'ingénieur, vous maîtrisez Python et VHDL, et vous aimez le travail en équipe tout en restant rigoureux dans votre code et vos analyses.