Stage ingénieur-e FPGA Telecoms Spatiale F/H

Safran S.A.; Les Ulis; Sur place; EUR 11 000 - 17 000; Plein temps

Résumé du poste

Safran Data Systems (SDS), entité du groupe Safran, propose un stage ingénieur en électronique et traitement du signal à Les Ulis. Le candidat travaillera sur la vérification HDL et le développement de testbenchs pour des IP haute vitesse.

Vous êtes en dernière année d'école d'ingénieur, vous maîtrisez Python et VHDL, et vous aimez le travail en équipe tout en restant rigoureux dans votre code et vos analyses.

Qualifications

• Étudiant en dernière année d'école d'ingénieur ou en année de césure.
• Intérêt pour la validation d'IPs HDL et le flux de vérification.
• Maîtrise du Python et connaissances en VHDL

Responsabilités

• Étude bibliographique des frameworks de vérification HDL.
• Définir et valider un flow de vérification à partir des spécifications définies.
• Développer des testbenchs et tests de validations d'IPs

Connaissances

Python

VHDL

Télécommunications numériques

Formation

École d'ingénieur – dernière année

Description du poste

Safran Data Systems (SDS), entité du groupe Safran, conçoit et fabrique une large gamme de produits et solutions dans les domaines de la télémesure bord & sol, du traitement embarqué de l'information, de l'acquisition et enregistrement de données, du contrôle satellite et de la télédétection. SDS emploie plus de 700 salariés répartis en France (Les Ulis, Colombelles et Arcachon), en Allemagne et aux États-Unis. La division Ground Station and Space Surveillance (GS3) est spécialisée dans la maîtrise des télécommunications satellites et explorations spatiales au service de prestigieux partenaires comme l'ESA, la NASA, le CNES ou la JAXA en maîtrisant les liens Hyperfréquences (Antenne Satellite et Chaînes d'émissions/réception Hyper) ou encore des Modems Haut Débit pour l'imagerie spatiale et le contrôle satellite.

Description des missions

• Étude bibliographique des frameworks de vérification HDL.
• Définir un valider un flow de vérification à partir des spécifications définies.
• Développer des testbenchs et tests de validations d'IPs.

Compétences spécifiques à acquérir au cours du stage :

• Méthodes et contraintes de la validation d'IPs HDL pour application de communication numérique à très haut débit. Vous êtes en dernière année d'école d'ingénieur ou en année de césure.

Compétences techniques recherchées :

• Développement Python
• Développement VHDL et/ou électronique numérique
• Notion en Traitement du signal et/ou Télécommunications numériques est un plus

Compétences humaines/sociales recherchées :

• Étudiant-e sérieu-se et curieu-se.
• Étudiant-e aimant le travail en équipe et étant force de proposition.
• Étudiant-e consciencieu-se dans son travail et organisé-e dans son code (suivi des règles de codage, maintenabilité du code)

École + domaine de formation ciblés :

• Grande école d'ingénieur généraliste
• Ecole d'ingénieur avec spécialisation en électronique numérique FPGA et/ou ASIC