Stage Ingénieur : Conception Numérique SoC - Design for Test (F/H)

NXP Semiconductors

Caen

Sur place

EUR 7 800 - 10 000

Temps partiel

Il y a 4 jours
Soyez parmi les premiers à postuler
Générateur de candidature

Une candidature sur mesure pour ce poste — un CV personnalisé et une lettre de motivation qui correspondent directement à l’offre.

Passez les filtres ATS

Résumé du poste

NXP Semiconductors, basé à Caen, propose un stage en Design-for-Test (DFT) au sein de l’équipe Digital SoC Design. Vous travaillerez sur le développement DFT de SoC complexes, encadré par des ingénieurs expérimentés, avec utilisation d’outils CAO dédiés et simulation RTL.

Le poste cible un Master en électronique ou microélectronique, avec passion pour le numérique, la vérification et les méthodologies de test. Anglais et Français opérationnels dans un cadre international.

Qualifications

  • Étudiant(e) en dernière année d’école d’ingénieurs ou en Master spécialisé en électronique/ microélectronique.
  • Intérêt fort pour la conception de circuits numériques, la vérification et les méthodologies de test.
  • Expérience ou exposition à la conception RTL et à la simulation.

Responsabilités

  • Contribuer au développement DFT de systèmes SoC complexes.
  • Participer à l’archivage et à la documentation des résultats de tests.
  • Réaliser des vérifications et débogages de séquences de test DFT.
  • Collaborer avec les équipes de conception, vérification et implémentation tout au long du cycle.

Connaissances

RTL design
VHDL/Verilog
Digital logic
DFT concepts
Python
Perl
Tcl

Formation

Master en Génie Électrique / Microélectronique

Outils

CAD tools

Description du poste

La Business Line Secure Transactions & Interface (STI) de NXP, basée à Caen, développe des circuits intégrés mixtes (analogiques et numériques) de pointe pour les applications de transactions sécurisées, notamment les contrôleurs NFC sécurisés. Au sein de notre équipe Digital SoC Design, nous recherchons un(e) stagiaire motivé(e) pour contribuer aux activités de Design-for-Test (DFT). Le DFT est une discipline clé de la conception de circuits intégrés numériques, couvrant l'ensemble du développement des tests, depuis la définition de l'architecture et l'implémentation RTL jusqu'à la vérification de la synthèse physique et au développement des tests de production. Ce stage offre l'opportunité de travailler sur des technologies semiconducteurs de pointe au sein d'un environnement international, collaboratif et innovant.

Missions

En tant que stagiaire en Design-for-Test (DFT), vous participerez activement au développement DFT de systèmes complexes sur puce (SoC). Encadré(e) par des ingénieurs expérimentés, vous prendrez en charge un périmètre DFT au sein d'un projet en cours. Vos principales missions seront : Comprendre l'architecture DFT mise en œuvre dans nos SoC. Prendre en main l'environnement CAO (CAD) dédié aux activités DFT. Développer des séquences de test permettant d'optimiser la couverture des défauts. Réaliser la simulation, l'analyse et le débogage des séquences de test. Évaluer les méthodologies DFT existantes et identifier des axes d'amélioration du flot de développement. Collaborer avec les équipes de conception, de vérification et d'implémentation tout au long du cycle de développement. Documenter les travaux réalisés et présenter l'avancement ainsi que les résultats au sein de l'équipe projet.

Profil recherché

Formation Étudiant(e) en dernière année d'école d'ingénieurs ou en Master spécialisé en électronique, microélectronique, informatique industrielle ou domaine équivalent. Fort intérêt pour la conception de circuits intégrés numériques, la vérification et les méthodologies de test.

Compétences techniques

Expérience en conception RTL et simulation avec VHDL et/ou Verilog. Bonne compréhension de la logique numérique et des fondamentaux des semi-conducteurs. Connaissance des concepts de Design-for-Test (DFT) ; une première exposition aux tests de production serait un atout. Maîtrise ou intérêt pour les langages de script et de programmation tels que Python, Perl ou Tcl.

Qualités personnelles

Curiosité, autonomie et envie d'apprendre. Bonnes capacités d'analyse et de résolution de problèmes. Esprit d'équipe et bonnes qualités de communication. Aisance dans un environnement international.

Langues

Bon niveau de français et d'anglais, à l'oral comme à l'écrit.

Context

NXP's Secure Transactions & Interface (STI) Business Line, based in Caen, France, develops advanced mixed-signal integrated circuits for secure transaction applications, including Secure NFC Controllers. As part of our Digital SoC Design team, we are seeking a highly motivated intern to contribute to our Design-for-Test (DFT) activities. DFT is a key discipline within digital IC design, covering the complete test development flow, from architecture definition and RTL implementation to physical synthesis verification and production test development. This internship offers the opportunity to work on leading-edge semiconductor technologies within an international, collaborative, and innovative environment.

Mission

As a Digital SoC Design-for-Test Intern, you will actively participate in the DFT process for complex System-on-Chip (SoC) developments. Working closely with experienced engineers, you will take ownership of a DFT work package within an ongoing project. Your responsibilities will include: Understanding the DFT architecture implemented within our SoCs. Learning and using the Computer-Aided Design (CAD) environment dedicated to DFT activities. Developing test sequences to achieve optimal fault coverage. Performing simulation, analysis, and debugging of test sequences. Evaluating DFT methodologies and identifying opportunities for flow improvements. Collaborating with design, verification, and implementation teams throughout the development cycle. Documenting findings and presenting progress and results to the project team.

Profile Education

Currently pursuing a Master's degree in Electrical Engineering, Microelectronics, Computer Engineering, or a related field. Strong interest in digital integrated circuit design, verification, and test methodologies.

Technical Skills

Experience with RTL design and simulation using VHDL and/or Verilog. Good understanding of digital logic design and semiconductor fundamentals. Knowledge of Design-for-Test (DFT) concepts; exposure to production testing is considered a plus. Familiarity with scripting and programming languages such as: Python, Perl, Tcl.

Personal Skills

Self-motivated, proactive, and eager to learn. Strong analytical and problem-solving capabilities. Good communication and teamwork skills. Comfortable working in an international environment.

Languages

Good level of French and English communication skills, both verbal and written.

Company

More information about NXP in France... #LI-3842

NXP Semiconductors N.V. (NASDAQ: NXPI) enables a smarter, safer, and more sustainable world through innovation. As the world leader in secure connectivity solutions for embedded applications, NXP is pushing boundaries in the automotive, industrial & IoT, mobile, and communication infrastructure markets. For more information, visit www.nxp.com Bright Minds. Bright Futures. We believe that a key component to growing our business is to develop our people. To enable you to grow your career at NXP, we offer online and offline learning opportunities to help you develop some of our core and professional skills. Commitment At NXP. We recognize NXP is a powerful change agent as we continue to deliver innovative solutions that advance a more sustainable future. We remain steadfast in our commitment to sustainability and making measurable year-on-year progress. Also, we aim to create an inclusive work environment and we will not tolerate racism, discrimination or harassment of any kind. We have programs in place focused on diversity, inclusion and equality.

Obtenez votre examen gratuit et confidentiel de votre CV.

ou faites glisser et déposez votre fichier ici.

Similar jobs

Postes similaires à comparer

Stage Ingénieur : Conception pour le test (DFT) / Conception numérique (F/H)
Stage Ingénieur : Conception pour le test (DFT) / Conception numérique (F/H)

NXP Semiconductors • Valbonne

Sur place
EUR 12 000 - 17 000
Stage Ingénieur : Conception Numérique SoC - Design for Test (F/H)
Stage Ingénieur : Conception Numérique SoC - Design for Test (F/H)

NXP Semiconductors NV • Caen

Sur place
EUR 6 700 - 10 000
Stage Ingénieur : Conception pour le test (DFT) / Conception numérique (F/H)
Stage Ingénieur : Conception pour le test (DFT) / Conception numérique (F/H)

NXP Semiconductors NV • Valbonne

Sur place
EUR 11 000 - 16 000
Stage ingénieur : Simulation CEM de cartes électroniques (H/F)
Stage ingénieur : Simulation CEM de cartes électroniques (H/F)

NXP Semiconductors • Toulouse

Sur place
EUR 13 000 - 20 000
Stage ingénieur : Amélioration du mécanisme de message entre les taches OS du logiciel embarqué (H/F)
Stage ingénieur : Amélioration du mécanisme de message entre les taches OS du logiciel embarqué (H/F)

NXP Semiconductors • Caen

Sur place
EUR 7 300 - 10 000
Stage Ingénieur : Conception pour le test (DFT) / Conception numérique (F/H)
Stage Ingénieur : Conception pour le test (DFT) / Conception numérique (F/H)

NXP Semiconductors • France

Hybride
EUR 11 000 - 20 000
Stage Ingénieur : Génération de VIP et d’assertions pour IP mixtes par agents IA (F/H)
Stage Ingénieur : Génération de VIP et d’assertions pour IP mixtes par agents IA (F/H)

NXP Semiconductors • Toulouse

Sur place
EUR 13 000 - 17 000
Stage Ingénieur : Génération semi-automatique de modèles, stimuli et testbenches par agents IA (F/H)
Stage Ingénieur : Génération semi-automatique de modèles, stimuli et testbenches par agents IA (F/H)

NXP Semiconductors • Toulouse

Sur place
EUR 11 000 - 17 000
Stage Ingenieur DFT & Automatisation SoC (Design Numerique)
Stage Ingenieur DFT & Automatisation SoC (Design Numerique)

NXP Semiconductors • France

Hybride
EUR 11 000 - 20 000
Stage ingénieur : Ingénieur(e) Sûreté Fonctionnelle (H/F)
Stage ingénieur : Ingénieur(e) Sûreté Fonctionnelle (H/F)

NXP Semiconductors • Toulouse

Sur place
EUR 10 000 - 17 000
Mentorat par ingénieurs expérimentés
Projets réels à impact client
Culture collaborative et innovante