STAGE – Conception analogique de chemin de lecture d’une NVM – F/H

STMicro; Grenoble; Presencial; EUR 7800 - 13.000; A tiempo parcial

Descripción de la vacante

STMicroelectronics propose un stage ingénieur PFE à Grenoble pour travailler sur la conception et la lecture de mémoires eNVM (ePCM) en 18 nm. Le stagiaire contribuera à des simulations de lecture et à l’optimisation des chemins d’accès selon la taille mémoire, avec des livrables techniques et une présentation finale.

Profil recherché: 3ème année d’école d’ingénieur ou Master 2 en électronique/microélectronique, spécialité analogique, disponible pour 6 mois, motivé et autonome.

Formación

• 3e année d’école d’ingénieur ou Master 2 requis.
• Filière électronique ou microélectronique et spécialité conception analogique pour un stage de 6 mois.
• Motivé(e), curieux(se), engagé(e), autonome.

Responsabilidades

• Introduction à l’ePCM 18nm STMicroelectronics.
• Introduction et simulations de la fonctionnalité de lecture de l’ePCM, incluant les amplificateurs différentiels et le chemin de lecture jusqu’aux bitcells.
• Investigations concernant les redimensionnements mémoires et les dépendances liées aux tailles de matrices (nombre bitlines / wordline).
• Re-design et simulation de chemins de lectures pour différents cas de tailles mémoires.
• Synthèse et rédaction d’une méthodologie « optimisation du chemin de lecture en fonction de la taille de la mémoire ».
• Présentation et communication

Educación

3ème année d’école d’ingénieur ou Master 2

Descripción del empleo

Chez STMicroelectronics, nous sommes convaincus que la technologie est un moteur d’innovation et a un impact positif pour les entreprises, les personnes et la société.

En tant qu’acteur mondial des semiconducteurs, nos technologies de pointe et nos composants électroniques sont invisibles mais au cœur du monde d’aujourd’hui.

Rejoindre ST, c’est intégrer une entreprise internationale riche de plus de 115 nationalités, présente dans 40 pays, et rassemblant plus de 50 000 talents passionnés et engagés, tous unis par la volonté de créer et d’inventer la technologie de demain.

Innover demande bien plus que des compétences techniques : cela nécessite des personnes inspirantes, qui savent collaborer avec respect et enthousiasme. Des collaborateurs animés par la passion, prêts à remettre en question le statu quo, à faire avancer l’innovation et à révéler leur plein potentiel.

Venez vivre cette aventure avec nous et contribuez à construire un futur plus intelligent et plus durable, en alliant responsabilité et innovation.

Notre technologie commence avec vous.

Contexte et demande de conception de eNVM

Depuis 10 ans, on observe une grande frénésie autour des produits utilisant des mémoires non-volatiles embarquées (eNVM), pour des domaines d’applications tels que l’électronique grand public, l’industriel, l’automobile, les domaines sécurisés, le spatial et l’Intelligence Artificielle (IA). STMicroelectronics propose des produits et des solutions eNVM adressant tous ces marchés et pouvant supporter les applications de manière performante. Cela inclut des bandes passantes adaptées (débit d’information en lecture) et une consommation énergétique convenant à l’application visée.

Motivations et sujet de stage ingénieur PFE

Les demandes de développement d’ePCM sont grandissantes, avec des tendances vers des capacités mémoires étendues (2 Mo, 4 Mo et plus), mais aussi des besoins pour des petites mémoires (256 Ko). Les usages du contenu, qu’il s’agisse de données ou de code, sont très variés et nécessitent une adaptation de la mémoire. Afin de pouvoir proposer des solutions optimisées en surface et dans des délais raisonnables, nous anticipons un besoin d’améliorer nos méthodes de conception. Le stagiaire contribuera à cela en se concentrant sur la fonctionnalité de lecture de l’ePCM.

• Introduction à l’ePCM 18nm STMicroelectronics
• Introduction et simulations de la fonctionnalité de lecture de l’ePCM, incluant les amplificateurs différentiels et le chemin de lecture jusqu’aux bitcells
• Investigations concernant les redimensionnements mémoires et les dépendances liées aux tailles de matrices (nombre bitlines / wordline)
• Re-design et simulation de chemins de lectures pour différents cas de tailles mémoires
• Synthèse et rédaction d’une méthodologie « optimisation du chemin de lecture en fonction de la taille de la mémoire »
• Présentation et communication

Profils du candidat(e)

• 3ième année d’école d’ingénieur ou master 2
• Filière électronique ou microélectronique et spécialité conception analogique, disponible pour un stage de 6 mois
• Motivé(e), curieux(se), engagé(e), autonome,

ST est fière d’être certifiée parmi les 17 entreprises mondiales « Global Top Employers 2025 » et d’être la première et unique entreprise de semi-conducteurs à recevoir cette distinction. ST a été distinguée dans ce classement grâce à sa démarche d’amélioration continue, se démarquant notamment par son engagement en matière d’éthique et d’intégrité, de sens et de valeurs, d’organisation et de gestion du changement, ainsi que par sa stratégie commerciale et ses performances. En France, ST a également obtenu la labélisation Happy Trainee 2025.

Nous cultivons un environnement de travail inclusif et diversifié, où la discrimination n’a pas sa place.

Notre ambition est de recruter et de fidéliser des talents reflétant la richesse des sociétés dans lesquelles nous évoluons.

Nous nous engageons à l’équité dans le développement des carrières, les opportunités professionnelles et la rémunération.

Chez ST, nous encourageons les candidats qui ne remplissent pas forcément tous les critères à postuler, car nous croyons en la richesse des parcours variés et offrons de réelles opportunités d’apprentissage et d’évolution. La diversité, l’équité et l’inclusion sont des valeurs fondamentales qui façonnent notre culture d’entreprise.

Pour découvrir toutes nos opportunités, rendez-vous sur st.com/careers.