Senior NoC/SoC Design Engineer

Arteris; Biot; Presencial; EUR 70.000 - 85.000; Jornada completa

Descripción de la vacante

Arteris est un leader mondial des System IP destinés aux semi-conducteurs, axé sur les NoC et l’intégration SoC. Nous recherchons un Senior Staff Design Engineer pour concevoir des blocs hardware avancés et assurer leur qualité et livraison dans les délais.

Le candidat idéal possède 8 à 12 ans d’expérience, maîtrise Verilog/SystemVerilog et peut travailler en autonomie tout en mentorant l’équipe. Localisation Sophia Antipolis, France, avec rémunération compétitive.

Formación

• 8 à 12 ans d’expérience en conception SoC/IP/NoC.
• Maîtrise de Verilog/SystemVerilog et des outils de simulation/synthèse.
• Connaissance des protocoles AMBA, AXI, ACE, PCIe, CXL, CHI ou équivalents.
• Expérience du flux de conception SoC/IP (spécification, architecture, RTL, vérification, synthesis, timing et consommation).

Responsabilidades

• Concevoir et développer des blocs hardware pour des IP configurables, incluant le codage RTL avancé et l’optimisation des performances.
• Participer à la définition des spécifications d’architecture des composants NoC et proposer des améliorations.
• Développer des environnements de vérification sophistiqués et définir les stratégies de couverture fonctionnelle.
• Résoudre des problématiques techniques complexes et apporter un support technique à l’équipe.
• Collaborer avec les équipes hardware, software et vérification pour assurer l’intégration des composants.
• Contribuer à l’évolution des méthodologies de conception et de vérification et discuter avec clients et l’équipe Applications Engineering.
• Documenter les conceptions et mentor les ingénieurs moins expérimentés.

Conocimientos

SoC/IP/NoC design

CPU architectures (ARM/RISC-V)

Verilog/SystemVerilog

C++

Python

Problem solving

French & English

Educación

Master’s/PhD in Electrical or Computer Engineering or Computer Science

Herramientas

Cadence

Synopsys

Mentor

SystemC

Descripción del empleo

Arteris est un leader mondial des System IP destinés aux semi-conducteurs, axé sur les NoC et l’intégration SoC. Nous recherchons un Senior Staff Design Engineer pour concevoir des blocs hardware avancés et assurer leur qualité et livraison dans les délais.

Le candidat idéal possède 8 à 12 ans d’expérience, maîtrise Verilog/SystemVerilog et peut travailler en autonomie tout en mentorant l’équipe. Localisation Sophia Antipolis, France, avec rémunération compétitive.