Prototyping Design Engineer

TerX; Paris; Sur place; EUR 90 000 - 130 000; Plein temps

Résumé du poste

TerX recherche un Prototyping Design Engineer pour concevoir et prototyper des SoC sur FPGA, HAPS et ZeBu avec une forte compétence en RTL et en logiciels embarqués.

Vous déposerez le RTL des SoC, améliorerez les flux de prototypage et travaillerez avec les équipes RTL, vérification et logiciel. Maîtrise des platforms d'émulation et des outils Cadence/Siemens/Synopsys est souhaitée.

Qualifications

• Master en génie électrique, génie informatique, informatique ou domaine connexe.
• 5+ ans d'expérience en prototypage de SoC, mise en route FPGA/émulation ou validation pré-silicium.
• Expérience en prototypage FPGA et plateformes d'émulation matérielle (HAPS, ZeBu, etc.).
• Expérience en intégration RTL et portage sur plateformes de prototypage et d'émulation.
• Connaissance des interfaces système (LPDDR/DFI, PCIe, JTAG/SWD, UART, SPI, I2C).
• Constance dans le travail d'équipe et la communication inter‑équipes.

Responsabilités

• Porter le RTL des SoC et sous-systèmes sur FPGA/HAPS/ZeBu et maintenir le code de prototypage proche du RTL ASIC.
• Retravailler le RTL et les wrappers pour les flux logiciel sur SoC, ZeBu, HAPS et FPGA.
• Déboguer des problèmes matériels sur HAPS, ZeBu et FPGA, analyser timing et rapports de timing.
• Collaborer avec les équipes SoC, vérification, infrastructure et fournisseurs externes pour identifier des causes racine.
• Intégrer les plateformes de prototypage dans les flux CI/CD et améliorer la fiabilité des builds et des artefacts.

Connaissances

Prototyping SoC

FPGA prototyping

RTL integration

Emulation platforms

ARM Cortex architectures

JTAG/SWD/UART/I2C

Timing analysis

Collaboration transversale

Formation

Master en génie électrique / informatique

Outils

Cadence

Siemens

Synopsys

Description du poste

TerX est un partenaire stratégique spécialisé dans le conseil en ingénierie et la mise à disposition de compétences techniques pour l'industrie.

Né du terrain — des ateliers, laboratoires et bureaux d'études — TerX connecte les meilleures expertises aux enjeux concrets des entreprises industrielles, avec rigueur, méthode et une compréhension fine des réalités opérationnelles.

Fondée en 2018, l'entreprise compte aujourd'hui 160 collaborateurs et a réalisé un chiffre d'affaires de 13,5 millions d'euros en 2025, confirmant sa trajectoire de croissance et la confiance de ses clients industriels.

Mission : Mobiliser les meilleures compétences pour répondre aux enjeux concrets des entreprises industrielles.

Vision : Contribuer à une industrie française et européenne plus autonome, plus exigeante et créatrice de valeur durable.

Le poste :

Pour une entreprise technologique spécialisée dans les expériences numériques immersives et les technologies portables (wearables) de réalité augmentée.

Concevons des lunettes connectées avancées intégrant des expériences numériques dans le monde physique, dotées de verres transparents plaçant des objets numériques dans un espace tridimensionnel, le tout propulsé par un système d'exploitation propriétaire et contextuel conçu pour une interaction naturelle avec les mains et la voix. Nous proposons également une suite complète d'outils de développement permettant de créer des expériences immersives de réalité augmentée.

Nous recherchons un(e) **Prototyping Design Engineer** disposant d'une solide expérience en prototypage de SoC ainsi que de compétences suffisantes en logiciel embarqué pour aider à donner vie aux plateformes dès les premières phases. Vous porterez du RTL de SoC complexe sur des plateformes FPGA ou d'émulation, permettrez les flux de validation du boot et du logiciel, et collaborerez avec les équipes RTL, vérification, logiciel système et infrastructure. Ce poste convient parfaitement à une personne capable de naviguer entre l'intégration matérielle et la mise en route des plateformes pour l'activation des SoC.

Ce que vous ferez

• Porter le RTL des SoC et sous-systèmes sur des plateformes FPGA, HAPS et ZeBu, tout en maintenant le code de prototypage aussi proche que possible du RTL ASIC et en gérant soigneusement les conditions spécifiques à chaque cible.
• Retravailler le RTL, les wrappers et la logique spécifique aux plateformes de protyping, y compris les modifications d'interface PHY propres à HAPS/ZeBu et la gestion de la présence de contrôleurs, afin de soutenir des flux logiciels communs sur les plateformes SoC, ZeBu, HAPS et FPGA.
• Déboguer des problèmes matériels complexes sur les cibles HAPS, ZeBu et FPGA, notamment l'intégration de modèles mémoire, le séquencement des resets et horloges, les interactions contrôleur/PHY, les problèmes de timing, l'analyse de chronogrammes (waveforms) et l'examen des rapports de timing.
• Collaborer avec les équipes SoC, vérification, infrastructure et les fournisseurs externes pour identifier la cause racine des problèmes et accélérer la préparation pré-silicium.
• Intégrer les plateformes de prototypage dans les flux CI/CD et améliorer la fiabilité des builds, les régressions automatisées, la traçabilité des artefacts et l'infrastructure partagée des plateformes.

Mode de travail

Nous appliquons une approche « présentiel par défaut » : présence au bureau attendue 4 jours ou plus par semaine.

Connaissances, compétences et aptitudes

• Solide compréhension de l'intégration RTL des SoC et des compromis nécessaires pour porter de grands designs sur des plateformes de prototypage et d'émulation.
• Expérience pratique du prototypage FPGA et des plateformes d'émulation matérielle telles que HAPS, ZeBu ou environnements similaires Cadence/Siemens/Synopsys.
• Expérience en analyse statique de timing (STA) pour plateformes FPGA XILINX/Intel.
• Familiarité avec les architectures ARM Cortex-M/R/A, les périphériques de SoC et les interfaces système telles que LPDDR/DFI, eMMC, PCIe, JTAG/SWD, UART, SPI, I2C/I3C, GPIO et QSPI Flash.
• Expérience du débogage d'horloges, de resets, de problèmes de timing, de chronogrammes, de problèmes de mise en route des plateformes et de plantages/assertions du logiciel embarqué sur plusieurs cibles pré-silicium.
• Capacité à travailler à partir de RTL, de schémas matériels, de fiches techniques et de rapports de timing, et à communiquer clairement les limites des plateformes et les contraintes d'intégration entre les équipes matérielles et logicielles.
• Excellentes compétences en résolution de problèmes, communication, travail d'équipe et priorisation dans un environnement transverse et dynamique.

Qualifications minimales

• Master en génie électrique, génie informatique, informatique ou domaine connexe.
• 5 ans ou plus d'expérience en prototypage de SoC, mise en route FPGA/émulation ou validation pré-silicium.
• Expérience en intégration RTL, prototypage FPGA, émulation matérielle ou validation pré-silicium.

Qualifications préférées

• Expérience avec les plateformes d'émulation Siemens, Synopsys ou Cadence.
• Expérience dans l'exécution de logiciels embarqués, de diagnostics ou d'applications basées sur RTOS sur des plateformes FPGA ou d'émulation.
• Expérience dans la construction ou la maintenance de pipelines CI/CD pour le prototypage matériel, tels que GitLab ou TeamCity.
• Expérience de collaboration étroite avec les équipes logicielles système et de validation.