Ingénieur(e) expérimenté(e) en micro-électronique

Vos Candidats; Cachan; Sur place; EUR 85 000 - 130 000; Plein temps

Avantages offerts par ce poste

Congés supplémentaires

Intéressement

Participation

Résumé du poste

Vos Candidats recherche un ingénieur expérimenté en microélectronique pour piloter des projets FPGA complexes, principalement SoC, interactions avec les équipes HW et SW embarqué; exigences en débit, latence et synchronisation.

Profil: diplôme d’ingénieur, 5–10 ans d’expérience ASIC/FPGA, connaissance HDMI/DisplayPort/Ethernet/PCIe et tests UVM; maîtrise Cadence Xcelium, ModelSim, Vivado, Quartus et Synplify; travail en Île-de-France sur des environnements Télécom/Aéro/Ferroviaire/ Spatial.

Qualifications

• Diplôme d’ingénieur en électronique ou microélectronique.
• 5–10 ans d’expérience en conception ASIC/FPGA dans Telecom/Aéro/Ferroviaire/ Spatial/ Energie.
• Expérience en développement de testbenches complexes, idéalement UVM.
• Connaissance des architectures HDMI, DisplayPort, Ethernet, PCIe, 4G/5G, chaînes PHY.
• Maîtrise des outils Cadence Xcelium, Siemens ModelSim, Vivado, Quartus, Synplify.

Responsabilités

• Définir l’architecture et les spécifications techniques d'IP ou de FPGA complets.
• Concevoir/adapter des environnements de test, à base de d'UVM selon besoin.
• Implémenter des blocs de traitement complexes à fortes contraintes Temps réel.
• Intégrer des protocoles tels qu'Ethernet, PCIe, DisplayPort, ...
• Assurer l’intégration des blocs IP, la simulation RTL, la synthèse logique, le placement/routage et la validation sur cible.
• Collaborer étroitement avec les équipes HW et SW pour garantir la cohérence fonctionnelle et temporelle des blocs.
• Encadrer techniquement les développeurs juniors et participer aux revues de code et de design.

Connaissances

HDMI architectures

DisplayPort

Ethernet

PCIe

4G/5G modem

PHY blocks

Anglais technique

Formation

Ingénieur en électronique ou microélectronique

Outils

Cadence Xcelium

Siemens ModelSim

Vivado

Quartus

Synplify

Description du poste

• Diplôme d’ingénieur en électronique ou microélectronique
• 5 à 10 ans d’expérience en conception ASIC/FPGA, avec une forte exposition aux environnements Télécom/Aero/Ferroviaire/Spatial/Energie ...
• Il faut une personne habilitable défense
• Expérience en développement de testbenches complexes, idéalement en méthodologie UVM.
• Connaissance des architectures video HDMI, DisplayPort, Ethernet, PCIe, modem 4G/5G, chaînes PHY ...
• Maîtrise des outils Cadence Xcelium, Siemens ModelSim, Vivado, Quartus, Synplify.

Descriptif du poste

Nous recherchons un(e) ingénieur(e) expérimenté(e) en mico-électronique pour prendre en charge des projets FPGA complexes. Vous serez impliqué(e) dans des développements critiques en interaction étroite avec les équipes de conception des cartes électroniques et/ou de développement du logiciel embarqué. Les projets concernent majoritairement des architectures SoC avec des exigences fortes en termes de débit, de latence et de synchronisation.

Vôtre rôle

• Définir l’architecture et les spécifications techniques d'IP ou de FPGA complets
• Concevoir/adapter des environnements de test, à base de d'UVM selon besoin
• Implémenter des blocs de traitement complexes à fortes contraintes Temps réel
• Intégrer des protocoles tels qu'Ethernet, PCIe, DisplayPort, ...
• Assurer l’intégration des blocs IP, la simulation RTL, la synthèse logique, le placement/routage et la validation sur cible
• Collaborer étroitement avec les équipes HW et SW pour garantir la cohérence fonctionnelle et temporelle des blocs
• Encadrer techniquement les développeurs juniors et participer aux revues de code et de design

Profil recherché

• Diplôme d’ingénieur en électronique ou microélectronique
• 5 à 10 ans d’expérience en conception ASIC/FPGA, avec une forte exposition aux environnements Télécom/Aero/Ferroviaire/Spatial/Energie ...
• Expérience en développement de testbenches complexes, idéalement en méthodologie UVM.
• Connaissance des architectures video HDMI, DisplayPort, Ethernet, PCIe, modem 4G/5G, chaînes PHY ...
• Maîtrise des outils Cadence Xcelium, Siemens ModelSim, Vivado, Quartus, Synplify.
• Bonne compréhension des algorithmes de traitement du signal et de leur implémentation matérielle
• Capacité à travailler en synergie avec les équipes matérielles et logicielles
• Anglais technique requis

Rémunération brute actuelle

Rémunération sur 12 mois

Les avantages

• Congés additionnels: 10
• Intéressement: Entre 500 et 1000 euros par an
• Participation: Entre 500 et 1000 euros par an