Ingénieur Validation FPGA - Vérification Virtuelle & UVM

Safran Group; Éragny; On-site; EUR 55,000 - 75,000; Full time

Job summary

Safran Electronics & Defense recherche un ingénieur vérification FPGA expérimenté. Intégré dans l’équipe FPGA de l’entité Electronique Navigation, vous contribuerez à la vérification virtuelle des FPGA et ASIC, de la validation des exigences à la définition des environnements de test.

Vous maîtrisez SystemVerilog, la conception de testbenchs, et Git; une connaissance DO-254 est un plus. Bac+5 requis; autonomie et esprit d’équipe essentiels.

Qualifications

• Diplômé BAC+5 en électronique ou équivalent.
• Expérience en vérification par simulation FPGA/ASIC.
• Connaissance SystemVerilog et outils de gestion de configuration.

Responsibilities

• Valider les exigences et leur testabilité au niveau FPGA/ASIC.
• Définir une stratégie de vérification virtuelle et concevoir les environnements (testbench).
• Participer aux revues internes/externes et avec le client (DO-254 éventuel).

Skills

Vérification FPGA

Testbench design

Méthodologies de vérification

Autonomie et travail en équipe

Education

BAC+5 en électronique/embedded

Tools

SystemVerilog

Git

Job description

Safran Electronics & Defense recherche un ingénieur vérification FPGA expérimenté. Intégré dans l’équipe FPGA de l’entité Electronique Navigation, vous contribuerez à la vérification virtuelle des FPGA et ASIC, de la validation des exigences à la définition des environnements de test.

Vous maîtrisez SystemVerilog, la conception de testbenchs, et Git; une connaissance DO-254 est un plus. Bac+5 requis; autonomie et esprit d’équipe essentiels.