Ingénieur FPGA Senior – Architecte & Vérification

Viveris

Massy

Sur place

EUR 52 000 - 72 000

Plein temps

14 jours+
Générateur de candidature

Obtenez une réponse de cet employeur — un CV et une lettre de motivation adaptés exactement à ce qu’il recherche.

Passez les filtres ATS

Avantages offerts par ce poste

Rémunération attractive et évolutive
Mutuelle familiale
Tickets restaurant 60%
Transport urbain remboursé 100%
Primes d'intéressement et departicipa
Formation LinkedIn Learning

Résumé du poste

Viveris est un groupe de conseil et d'ingénierie spécialisé dans l'informatique et l'électronique. Le candidat rejoindra une équipe d'ingénierie dédiée aux systèmes électroniques de haute technologie, avec des missions confidentielles dans la Défense et la Sécurité.

Profil recherché: Ingénieur Bac+5 en Électronique Numérique ou Systèmes Embarqués avec au moins 5 ans d'expérience en développement FPGA; maîtrise VHDL et outils Vivado/Quartus/ModelSim. Rémunération attractive et avantages.

Qualifications

  • Formation ingénieur Bac+5 en Électronique Numérique ou Systèmes Embarqués.
  • Minimum 5 ans d'expérience en développement FPGA.
  • Conception d'architectures FPGA complexes et blocs logiques en VHDL.
  • Réalisation de bancs de tests et vérifications rigoureux.

Responsabilités

  • Conception & Architecture: participer à l'analyse des besoins systèmes et définir des architectures FPGA.
  • Développement: concevoir et intégrer des blocs logiques en VHDL.
  • Vérification: mettre en place et exécuter des bancs de test pour assurer la fiabilité.
  • Documentation: rédiger les spécifications techniques et rapports de validation.

Connaissances

VHDL
FPGA design
Temps réel
Timing constraints

Formation

Ingénieur Bac+5 Électronique Numérique ou Systèmes Embarqués

Outils

Vivado
Quartus
ModelSim/Questa

Description du poste

Viveris est un groupe de conseil et d'ingénierie spécialisé dans l'informatique et l'électronique. Le candidat rejoindra une équipe d'ingénierie dédiée aux systèmes électroniques de haute technologie, avec des missions confidentielles dans la Défense et la Sécurité.

Profil recherché: Ingénieur Bac+5 en Électronique Numérique ou Systèmes Embarqués avec au moins 5 ans d'expérience en développement FPGA; maîtrise VHDL et outils Vivado/Quartus/ModelSim. Rémunération attractive et avantages.

Obtenez votre examen gratuit et confidentiel de votre CV.
ou faites glisser et déposez votre fichier ici.
Similar jobs

Postes similaires à comparer

Ingénieur FPGA - Secteur Défense H/F
Ingénieur FPGA - Secteur Défense H/F

Viveris • Massy

Sur place
EUR 45 000 - 65 000
Rémunération attractive
Mutuelle familiale à garanties hautes
Billets restaurant pris en charge à 60 %
+3
Ingénieur FPGA expérimenté - Systèmes critiques H/F
Ingénieur FPGA expérimenté - Systèmes critiques H/F

Viveris • Massy

Sur place
EUR 52 000 - 72 000
Rémunération attractive et évolutive
Mutuelle familiale
Tickets restaurant 60%
+3
Ingénieur FPGA - Défense H/F
Ingénieur FPGA - Défense H/F

Viveris • Le Plessis-Robinson

Sur place
EUR 45 000 - 60 000
Rémunération attractive et évolutive
Mutuelle familiale à garanties hautes
Tickets restaurant pris en charge à 60 %
+3
Ingénieur FPGA Défense – Architecte Numérique Embarqué
Ingénieur FPGA Défense – Architecte Numérique Embarqué

Viveris • Île-de-France

Sur place
EUR 45 000 - 60 000
Rémunération attractive
Mutuelle familiale
Tickets restaurant
+3
Ingénieur FPGA - Défense H/F
Ingénieur FPGA - Défense H/F

Viveris • Île-de-France

Sur place
EUR 45 000 - 60 000
Rémunération attractive
Mutuelle familiale
Tickets restaurant
+3
Ingénieur FPGA Embarqué — Projets Défense et Innovation
Ingénieur FPGA Embarqué — Projets Défense et Innovation

Viveris • Le Plessis-Robinson

Sur place
EUR 45 000 - 60 000
Rémunération attractive et évolutive
Mutuelle familiale à garanties hautes
Tickets restaurant pris en charge à 60 %
+3
Architecte FPGA – Architecte systèmes embarqués RF/Image
Architecte FPGA – Architecte systèmes embarqués RF/Image

Safran • Cesson-Sévigné

Sur place
EUR 55 000 - 75 000
Ingénieur FPGA Défense – Architecte VHDL Senior
Ingénieur FPGA Défense – Architecte VHDL Senior

Viveris • Massy

Sur place
EUR 45 000 - 65 000
Rémunération attractive
Mutuelle familiale à garanties hautes
Billets restaurant pris en charge à 60 %
+3
Ingénieur FPGA Junior F/H
Ingénieur FPGA Junior F/H

SERMA Group • Chevanceaux

Sur place
EUR 32 000 - 46 000
Ingénieur FPGA Junior — Conception et Vérification RTL
Ingénieur FPGA Junior — Conception et Vérification RTL

Expleo • Mérignac

Sur place
EUR 45 000 - 65 000
Télétravail
Chèque vacances
Subvention sportive
+8