Ingénieur·e Senior Migration & Prototypage FPGA

Castor Network; Biot; Sur place; EUR 90 000 - 120 000; Temps partiel

Résumé du poste

Castor Network Biot recherche un Ingénieur·e senior en migration et prototypage FPGA pour piloter la migration d’une plateforme Xilinx du XC7Z100 vers XCZU17EG.

Profil: Bac+5 en ingénierie, 8 ans d’expérience en FPGA, maîtrise Verilog/SystemVerilog, scripting (TCL/Python/Shell) et connaissance Zynq (PS, PetaLinux, BSP). Mission 4 à 6 mois, sur site à Biot.

Qualifications

• Diplôme en ingénierie électrique, informatique ou domaine connexe (Bac+5 ou équivalent).
• 8 ans d’expérience minimum en conception FPGA, implémentation FPGA ou prototypage ASIC/SoC.
• Expérience pratique approfondie avec les flux d’implémentation FPGA AMD/Xilinx (synthèse, contraintes, P&R, analyse de timing, debug).
• Maîtrise de Verilog/SystemVerilog et de l’intégration RTL.
• Expérience en scripting et automatisation (TCL, Python, Shell).
• Connaissance des systèmes Zynq : PS, PetaLinux, BSP, device tree, chaîne de boot, et migration logicielle entre les familles Zynq.

Responsabilités

• Analyser la plateforme existante et planifier la migration vers XCZU17EG.
• Valider les exigences de capacité, performance et scalabilité.
• Migrer RTL, contraintes, IP et infrastructure FPGA; réaliser tests et debug.
• Maintenir et améliorer les bancs de test et les flux de build.
• Documentation technique claire et guides utilisateurs pour la migration.

Connaissances

FPGA design

Migration

Prototyping

Verilog

SystemVerilog

Scripting

Automation

Autonomy

Documentation

English

Formation

Bac+5 ingénierie

Outils

Verilog

SystemVerilog

TCL

Python

Shell

PetaLinux

Description du poste

Mission Freelance : Ingénieur·e Senior Migration & Prototypage FPGA (XC7Z100 → XCZU17EG) – Biot

Nous recherchons un·e Ingénieur·e Senior en migration et prototypage FPGA pour une mission de 4 à 6 mois (renouvelable). Votre mission principale sera de piloter la migration d’une plateforme de prototypage FPGA basée sur Xilinx Zynq XC7Z100 vers une plateforme Xilinx Zynq UltraScale+ XCZU17EG.

Vous serez responsable de l’analyse de la plateforme existante, de l’exécution de la migration, de résolution des différences architecturales entre les familles Zynq-7000 et UltraScale+, et de l’adaptation des composants logiciels et du flux de build. Votre expertise en implémentation FPGA, analyse de timing, et automatisation sera essentielle pour garantir une transition fluide et une validation complète de la nouvelle plateforme.

Missions principales :

1. Amélioration de la plateforme FPGA existante (XC7Z100) :

• Maintenir et optimiser les plateformes de prototypage FPGA existantes.
• Améliorer les flux de build FPGA, les scripts, les contraintes et les méthodologies d’implémentation.
• Analyser les résultats de synthèse, de placement-routage (P&R), d’utilisation des ressources, de timing et de debug pour des designs à grande échelle.

2. Migration vers la nouvelle plateforme FPGA (XCZU17EG) :

• Exécuter la migration de la plateforme de prototypage FPGA de XC7Z100 vers XCZU17EG.
• Valider que la plateforme XCZU17EG répond aux exigences de capacité, de performance et de scalabilité.
• Identifier et résoudre les écarts architecturaux entre les dispositifs 7-Series et UltraScale+.
• Migrer les composants : RTL, contraintes, IP, infrastructure FPGA, DDR, clocking, resets, flux de boot, et sous-système processeur.

3. Implémentation et debug de la nouvelle plateforme FPGA :

• Intégrer le RTL, effectuer la synthèse, l’implémentation, l’analyse de timing, et le debug sur les plateformes FPGA AMD/Xilinx.
• Garantir la conformité des FPGA aux spécifications ASIC/SoC et aux fonctionnalités attendues.
• Planifier et instrumenter les capacités de debug pour les prototypes FPGA.
• Maintenir et améliorer les bancs de test SystemVerilog utilisés pour la reproduction et l’analyse des problèmes.

4. Automatisation, validation et documentation :

• Contribuer à l’automatisation des builds FPGA (Shell, TCL, Python).
• Définir et exécuter des tests d’acceptation pour les images FPGA générées.
• Collaborer avec les équipes de conception, vérification, logiciel et validation.
• Produire une documentation technique claire (guides utilisateurs, notes de migration, architecture).

Livrables attendus :

• Une plateforme FPGA de nouvelle génération (XCZU17EG) opérationnelle et fonctionnelle, incluant flux, scripts, logiciels et contraintes.
• Migration complète du RTL, des contraintes, des IP et de l’infrastructure FPGA de XC7Z100 vers XCZU17EG.
• Benchmark des performances (utilisation des ressources, temps de compilation, capacités de debug).
• Stratégie de régression pour démontrer la complétude de la migration.
• Documentation technique et guides utilisateurs mis à jour pour la nouvelle plateforme.

Profil recherché :

Compétences techniques obligatoires :

• Diplôme en ingénierie électrique, informatique ou domaine connexe (Bac+5 ou équivalent).
• 8 ans d’expérience minimum en conception FPGA, implémentation FPGA ou prototypage ASIC/SoC.
• Expérience pratique approfondie avec les flux d’implémentation FPGA AMD/Xilinx (synthèse, contraintes, P&R, analyse de timing, debug).
• Maîtrise de Verilog/SystemVerilog et de l’intégration RTL.
• Expérience en scripting et automatisation (TCL, Python, Shell).
• Connaissance des systèmes Zynq : Processing System (PS), PetaLinux, génération de BSP, adaptation de device tree, configuration de la chaîne de boot, et migration logicielle entre les familles Zynq.
• Capacité à travailler en autonomie, analyser des problèmes techniques complexes et proposer des solutions pragmatiques.
• Bonne maîtrise de la documentation et de la communication technique.
• Autonomie et rigueur pour gérer des tâches complexes avec peu de supervision.
• Esprit d’analyse pour résoudre des problèmes techniques avancés.
• Excellente communication pour collaborer avec des équipes pluridisciplinaires.
• Capacité à documenter clairement les processus et les solutions techniques.
• Anglais technique obligatoire (pour la collaboration internationale).
• Français apprécié (pour les échanges locaux).

Modalités :

• Localisation : Biot (06, France).
• Présence sur site : 3 jours minimum (lundi, mardi, jeudi) – 5 jours sur site préférable.