Ingénieur Design For Test – DFT/ATPG et Télétravail

Capgemini Engineering; Grenoble; Sur place; EUR 45 000 - 65 000; Plein temps

Avantages offerts par ce poste

Télétravail en France et à l’international

Formations en libre accès

Plan actionnariat

Résumé du poste

Capgemini Engineering à Grenoble recherche un ingénieur en Design For Test. Le candidat sera chargé de définir et mettre en œuvre des stratégies DFT sur des SoC. Une bonne maîtrise des méthodologies DFT et une expérience en Verilog sont requises.

Nous offrons une qualité de vie au travail, un apprentissage continu et des avantages compétitifs. Rejoignez une entreprise qui valorise la diversité et l'innovation.

Qualifications

• Bonne maîtrise des méthodologies Design For Test (DFT) avec expérience sur des standards tels que JTAG.
• Expérience confirmée en Verilog et SystemVerilog.
• Capacité à analyser et investiguer les défaillances en test.

Responsabilités

• Définir et mettre en œuvre les stratégies Design For Test sur des SoC digitaux.
• Ré réaliser l’intégration des architectures DFT.
• Analyser la couverture et assurer le debug des anomalies.

Connaissances

Méthodologies Design For Test

Verilog

SystemVerilog

Outils de simulation VCS

Scripting (Perl / Shell)

Scan Insertion

Analyse de la couverture ATPG

Débogage de patterns ATPG compressés

Description du poste

Capgemini Engineering à Grenoble recherche un ingénieur en Design For Test. Le candidat sera chargé de définir et mettre en œuvre des stratégies DFT sur des SoC. Une bonne maîtrise des méthodologies DFT et une expérience en Verilog sont requises.

Nous offrons une qualité de vie au travail, un apprentissage continu et des avantages compétitifs. Rejoignez une entreprise qui valorise la diversité et l'innovation.