FR
- l’ingénieur recruté sera en charge d’aider l’équipe FAMES dans le montage des enseignements, cours et TP. Il.Elle pourra notamment contribuer au développement de cellules standards spécifiques pour la technologie FD‑SOI 10 nm. En effet, le PDK contient assez peu de cellules, il faudrait le compléter par des cellules dédiées à la gestion d’énergie dans les puces FD‑SOI.
- Par ailleurs, il.elle se verra confier une mission d’échanges des connaissances avec les spécialistes du CEA‑LETI qui développent la technologie et les PDKs. L’objectif est de bâtir à terme un référentiel de cours et de TPs susceptibles de former les ingénieurs et techniciens de l’industrie, les post‑doctorants, doctorants et élèves‑ingénieurs.
- Enfin, il.elle dispensera également certains cours et TPs dans le cadre de sessions de formation dédiées (écoles thématiques).
EN
- The engineer hired will be responsible for assisting the FAMES team in developing course materials, lectures and lab sessions. In particular, they will contribute to the development of specific standard cells for 10 nm FD‑SOI technology. Since the PDK currently contains relatively few cells, it needs to be complemented with cells dedicated to power management in FD‑SOI chips.
- In addition, the engineer will exchange knowledge with specialists at CEA‑LETI, who are developing the technology and PDKs. The long‑term goal is to prepare courses and lab sessions designed to train industry engineers and technicians, postdoctoral researchers, doctoral students, and engineering students.
- Finally, they will also teach courses and lab sessions as part of dedicated training sessions (workshops and design schools).
FR
- Titulaire d’un BAC+5 ayant des compétences dans le domaine de la conception des circuits intégrés, le doctorat sera considéré comme un plus;
- Connaissance et savoir‑faire dans le domaine de la conception de puces;
- Excellente maîtrise des outils CAO microélectroniques;
- Travail d’équipe;
- Ouverture et aisance dans les échanges avec des experts;
- Anglais niveau C1 obligatoire.
EN
- Anyone with a Master’s degree and expertise in the field of integrated circuit design, a PhD will be considered an advantage ;
- PhD in the field of microelectronics design ;
- Knowledge and know‑how in the chip design domain, excellent skills in CAD tools,
- Team work ;
- Open to discussions with experts
. English level C1 mandatory.
Modalités de recrutement proposées
- Prise de fonction souhaitée à compter du : 01/11/2026
- Date limite de dépôt de candidature : 15/10/2026
- Poste ouvert uniquement aux contractuel.les (CDD)
- Durée du contrat proposé : 12 mois (contrat de projet)
- Catégorie A - corps Ingénieur.e de recherche (IGR)
- Conditions d'éligibilité : être titulaire d'un doctorat, diplôme d'ingénieur ou master 2 à minima
Conditions de rémunération
- Pour les contractuels*: fourchette salariale fournie à titre indicatif, de 3005€ (1er échelon) à 4088€ (7ème échelon), brut mensuel, prime incluse.
La rémunération est fixée selon le reclassement de l'expérience significative pour le poste, sur les grilles de la fonction publique.
Affectation/ Localisation du poste:
Presqu'île scientifique - Campus saint martin d'heres
Spécificités du poste
- Possibilité de télétravail (2 jours par semaine)
- déplacement possibles