Ingénieur ASIC Numérique Mixed-Signal – Vérif & Flow

SERMA Ingénierie; Toulouse; Presencial; EUR 60.000 - 95.000; Jornada completa

Descripción de la vacante

SERMA Ingénierie recherche un(e) Ingénieur(e) Conception Numérique ASIC Mixed-Signal à Toulouse pour concevoir et vérifier des blocs numériques au sein d’un circuit intégré mixte analogique-numérique.

Vous couvrirez tout le flow numérique, de l’analyse RTL à la vérification formelle, jusqu’au Sign-Off et à l’ATP/DFT en passant par la synthèse et l’implémentation. Compétences en Verilog/SystemVerilog et outils Cadence/Requises pour ce poste.

Formación

• Expérience en conception numérique ASIC, maîtrise du RTL Verilog/SystemVerilog.
• Connaissance de vérification UVM et assertions SystemVerilog.
• Maîtrise des flux DFT/ATPG et des contrôles de timing (CDCs/RDCs).
• Bonne connaissance des techniques de linting, de QA et de sign-off.

Responsabilidades

• Conception et intégration numérique du Top Cell Digital et interfaces analogiques.
• Vérification fonctionnelle et formelle avec UVM et JasperGold, analyse RTL.
• Synthèse logique, définition des contraintes SDC et optimisation QOR.
• Intégration des mécanismes DFT (scan, compression, tests at-speed) en synthèse.
• Suivi Backend, analyse timing et validation post-synthèse avant tape-out.

Conocimientos

Verilog/SystemVerilog

UVM verification

SystemVerilog Assertions

DFT/ATPG

Lint/CDC/RDC timing

Sign-Off/STA

RTL analysis

Educación

Formation supérieure en électronique, microélectronique ou CI

Herramientas

Cadence Genus

SpyGlass

JasperGold

LEC

Tessent

Innovus

Voltus

Cadence eManager

Cadence ePlanner

Descripción del empleo

SERMA Ingénierie recherche un(e) Ingénieur(e) Conception Numérique ASIC Mixed-Signal à Toulouse pour concevoir et vérifier des blocs numériques au sein d’un circuit intégré mixte analogique-numérique.

Vous couvrirez tout le flow numérique, de l’analyse RTL à la vérification formelle, jusqu’au Sign-Off et à l’ATP/DFT en passant par la synthèse et l’implémentation. Compétences en Verilog/SystemVerilog et outils Cadence/Requises pour ce poste.