H/F Post-doctorate: Développement d'architectures de processeurs au niveau du système, basées s[...]

CNRS; Grenoble; Sur place; EUR 40 000 - 60 000; Plein temps

Résumé du poste

Un institut de recherche en microélectronique à Grenoble recherche un post-doctorant pour développer des architectures de processeurs basées sur des FPGA et des ASIC. Le candidat devra avoir un doctorat en microélectronique et être compétent en conception de circuits numériques et langages de programmation. Ce poste, d'une durée de 18 mois, offre un salaire brut mensuel entre 2991€ et 4166€.

Qualifications

• Doctorat requis dans un domaine pertinent.
• Compétences en conception de circuits numériques.
• Bonne connaissance des langages de programmation.

Responsabilités

• Développer une plateforme de test FPGA intégrant des mémoires MRAM.
• Participer au développement d'une architecture de processeur sécurisée.
• Développer un modèle de mémoire MRAM.

Connaissances

Conception de circuits numériques

Langages de programmation (Python, Matlab)

Formation

Doctorat en microélectronique et/ou en nanoélectronique

Description du poste

Portail > Offres > Offre UMR8191-GREDIP-010 - H/F Post-doctorate: Développement d'architectures de processeurs au niveau du système, basées sur des FPGA et des ASIC

H/F Post-doctorate: Développement d'architectures de processeurs au niveau du système, basées sur des FPGA et des ASIC

Cette offre est disponible dans les langues suivantes : Date Limite Candidature : lundi 10 novembre 2025 23:59:00 heure de Paris. Assurez-vous que votre profil candidat soit correctement renseigné avant de postuler.

Informations générales

Intitulé de l'offre : H/F Post-doctorate: Développement d'architectures de processeurs au niveau du système, basées sur des FPGA et des ASIC
Référence : UMR8191-GREDIP-010
Nombre de Postes : 1
Lieu de travail : GRENOBLE
Date de publication : lundi 20 octobre 2025
Type de contrat : Chercheur en contrat CDD
Durée du contrat : 18 mois
Date d'embauche prévue : 1 février 2026
Quotité de travail : Complet
Rémunération : Entre 2991€ et 4166€ salaire brut mensuel selon experience
Niveau d'études souhaité : Doctorat
Expérience souhaitée : Indifférent
Section(s) CN : 08 - Micro et nanotechnologies, micro et nanosystèmes, photonique, électronique, électromagnétisme, énergie électrique

Missions

L'objectif du poste est de :

• développer une plateforme de test FPGA intégrant des mémoires MRAM du marché dans le but de valider une architecture processeur complète de haut niveau
• participer au développement d'une architecture de processeur sécurisée dans le cadre d'attaques de fautes
• développer un modèle de mémoire MRAM basé sur les dernières générations de Magnetic Tunnel Junction

L'environnement de travail est double, d'abord basé sur un FPGA pour la première partie et basé sur un ASIC pour la seconde partie, les deux étant au niveau numérique. Cependant, la modélisation d'une mémoire nécessite toujours d'effectuer des simulations électriques et des caractérisations. Un travail multidisciplinaire est donc attendu.

Activités

• conception numérique
• synthèse et simulation FPGA
• conception d'une plate-forme de test
• processus de validation

Compétences

Le candidat doit être titulaire d'un doctorat en microélectronique et/ou en nanoélectronique, avec des compétences dans le domaine de la conception de circuits numériques et une bonne connaissance des langages de programmation (Python, Matlab, etc.). Des compétences en matière de conception de dispositifs seraient appréciées.

Contexte de travail

Le travail s'effectuera au sein du laboratoire Spintec au centre du CEA de Grenoble. Le laboratoire Spintec, spécialisé dans le domaine de la spintronique et des composants MRAM, est composé de 13 équipes de recherche réparties en 2 grands groupes. Ce poste est à pourvoir dans l'équipe de conception de circuits intégrés, composé de 4 permanents et environ 5 étudiants. Ce poste demande donc un travail en équipe.

Le contrat sera financé par l'ANR dans le cadre du projet ANR « SCREAM » sélectionné en 2024. Les travaux seront réalisés en collaboration entre le LIRMM (UMR 5506 Université de Montpellier / CNRS), SPINTEC (UMR 8191 CEA / CNRS / Université Grenoble-Alpes / Grenoble INP) et EMSE (Ecole des Mines de Saint Etienne).