FPGA Automation & Parallel Flow Internship

SIEMENS FRANCE; Meudon; On-site; EUR 12,000 - 15,000; Full time

Benefits offered by this job

Gratification de stage

Tickets Restaurant

Job summary

Siemens Digital Industries Software à Meudon (92) propose un stage de 6 mois dans le cadre du Strategic Student Program (SSP). Vous travaillerez sur l'automatisation et l'optimisation des flows de conception FPGA, en exploitant Vivado et les scripts TCL/Python.

Le stage vise à accélérer les délais de compilation et à développer un pipeline non-projet pour paralléliser les modules, avec documentation et livraison dans un dépôt Git. Poste basé à Meudon, démarrage février 2027.

Qualifications

• Stage en ingénierie FPGA avec intérêt pour l'optimisation des flows de conception.
• Connaissances pratiques des outils EDA (Vivado).
• Bonne maîtrise des scripts Tcl et Python.

Responsibilities

• Analyser les fonctionnalités de Vivado et les flux DFX.
• Developper un pipeline de scripts en mode Non-Project (Tcl et Python).
• Gérer les checkpoints et la compilation parallèle des modules.

Skills

Vivado FPGA flows

Tcl scripting

Python scripting

Verilog/SystemVerilog

VHDL

Anglais professionnel

Autonomie

Travail d'équipe

Education

BAC+5 ingénierie

Tools

Vivado

Tcl

Python

HDL Verilog/SystemVerilog

VHDL

Job description

Siemens Digital Industries Software à Meudon (92) propose un stage de 6 mois dans le cadre du Strategic Student Program (SSP). Vous travaillerez sur l'automatisation et l'optimisation des flows de conception FPGA, en exploitant Vivado et les scripts TCL/Python.

Le stage vise à accélérer les délais de compilation et à développer un pipeline non-projet pour paralléliser les modules, avec documentation et livraison dans un dépôt Git. Poste basé à Meudon, démarrage février 2027.