Développement Fpga - Architecture Risc H/F

Viveris SA

Massy

Sur place

EUR 8 900 - 13 000

Plein temps

Il y a 7 jours
Soyez parmi les premiers à postuler

Obtenez une réponse de cet employeur

Votre CV et votre lettre de motivation, adaptés exactement à ce que l’employeur recherche.

Passez les filtres ATS

Résumé du poste

Viveris SA recherche un stagiaire en développement FPGA et architecture RISC-V pour concevoir un système complet sur FPGA, intégrant un cœur RISC-V open source et optimiser la co‑conception matériel/logiciel.

Vous serez en dernière année d'école d'ingénieur ou diplôme équivalent, avec de bonnes connaissances FPGA et en architecture de processeurs, utilisant VHDL et C/C++. Environnement technique varié incluant FreeRTOS, Linux et outils CI/CD.

Qualifications

  • Étudiant en dernière année d'école d'ingénieur ou diplôme universitaire équivalent.
  • Bonnes connaissances FPGA et architecture des processeurs.
  • Expérience avec VHDL et programmation C/C++.
  • Connaissances Linux/FreeRTOS et outils de CI/CD.

Responsabilités

  • Concevoir un système sur FPGA et intégrer un cœur RISC-V open source.
  • Optimiser la co‑conception matériel/logiciel.
  • Collaborer avec l'équipe sur les environnements d'exécution et les outils.
  • Participer à l'analyse et à la validation du design FPGA.

Connaissances

FPGA knowledge
Processor architecture
C/C++ programming

Formation

Final-year engineering student or equivalent university degree

Outils

VHDL
FreeRTOS
Linux
Docker
Klocwork
Git
Jenkins
Tuleap
UML
Copilot

Description du poste

Développement Fpga - Architecture Risc H/F

Contexte de la mission:Viveris développe sa solution RISC-V dédiée au traitement d'image et à la cryptographie.L'objectif de ce stage est de concevoir un système complet sur FPGA, intégrant un coeur processeur RISC-V open source, et de l'optimiser via une co-conception matériel/logiciel.

Date de début

Profil recherché :- Étudiant en dernière année d'école d'ingénieur ou diplôme universitaire équivalent ;- Vous avez de bonnes connaissances en FPGA et architecture des processeurs.Environnement Technique:- OS : FreeRTOS, Linux- Langages : VHDL, C/C++- Environnement IA : Mistral, Copilot, Cursor- Modélisation : UML- ALM : Tuleap- CI/CD : Jenkins, Git, Harbor/Docker, Klocwork

Obtenez votre examen gratuit et confidentiel de votre CV.

ou faites glisser et déposez votre fichier ici.

Similar jobs

Postes similaires à comparer

Développement FPGA - Architecture Risc-V H/F
Développement FPGA - Architecture Risc-V H/F

Viveris • Île-de-France

Sur place
EUR 13 000 - 20 000
RISC-V FPGA Architect (Stage) – Image & Crypto
RISC-V FPGA Architect (Stage) – Image & Crypto

Viveris SA • Massy

Sur place
EUR 8 900 - 13 000
Stage Logiciel : Intégration de Linux sur plateforme RISC‑V F/H
Stage Logiciel : Intégration de Linux sur plateforme RISC‑V F/H

MBDA France société par actions simplifiée • Bourges

Sur place
EUR 11 000 - 17 000
STAGE - Ingénieur - Développement logiciel embarqué sur architecture processeur RISC-V - F/H
STAGE - Ingénieur - Développement logiciel embarqué sur architecture processeur RISC-V - F/H

Thales Group • Valence

Sur place
EUR 11 000 - 16 000
Gratification de stage
Entreprise Handi-Engagée
Stage FPGA: Co-simulation RTL et Émulation QEMU
Stage FPGA: Co-simulation RTL et Émulation QEMU

THALES SA • Cholet

Sur place
EUR 10 000 - 13 000
Stage Logiciel : Intégration de Linux sur plateforme RISC‑V F/H
Stage Logiciel : Intégration de Linux sur plateforme RISC‑V F/H

MBDA • Bourges

Sur place
EUR 10 000 - 17 000
Stage FPGA Imagerie: RTL/VHDL et Tests
Stage FPGA Imagerie: RTL/VHDL et Tests

Sodern • Limeil-Brévannes

Sur place
EUR 10 000 - 15 000
STAGE – Ingénieur Mise en œuvre d’un GP-GPU RISC-V open-source sur FPGA (H/F) – 6 mois
STAGE – Ingénieur Mise en œuvre d’un GP-GPU RISC-V open-source sur FPGA (H/F) – 6 mois

Thales Group • Palaiseau

Sur place
EUR 7 800 - 10 000
Stage-Design Rtl Autour d'Une IP Risc-V pour Asic - Soc - Fpga H/F
Stage-Design Rtl Autour d'Une IP Risc-V pour Asic - Soc - Fpga H/F

ELSYS Design SA • Valbonne

Sur place
EUR 10 000 - 15 000
Titre restaurant presque intégralement
Accès aux activités sociales etculture
Prime Transport de 200 € net par an
Ingénieur FPGA Junior F/H
Ingénieur FPGA Junior F/H

SERMA Group • Chevanceaux

Sur place
EUR 32 000 - 46 000