Enable job alerts via email!

Senior Principal Verification Engineer

Cadence Design Systems, Inc.

Ottawa

On-site

CAD 90,000 - 130,000

Full time

2 days ago
Be an early applicant

Boost your interview chances

Create a job specific, tailored resume for higher success rate.

Job summary

Une entreprise de technologie de premier plan recherche un leader d'équipe pour la vérification de modules numériques. Le candidat idéal devra posséder une solide expérience en microélectronique, ainsi que des compétences en gestion d'équipe. Vous serez responsable de l'élaboration de plans de vérification et du développement d'outils de vérification pour divers projets complexes.

Qualifications

  • 12 ans d'expérience dans le domaine de la microélectronique.
  • Capable de communiquer clairement en anglais.
  • Expérience en gestion d'équipe de 5-15 personnes.

Responsibilities

  • Diriger une équipe dans la vérification de modules numériques RTL.
  • Développement de composantes de vérification et couverture fonctionnelle.
  • Planification et suivi de projet.

Skills

Connaissance avancée des méthodes de design
Connaissance avancée des principes de vérifications numériques
Compétences en communication

Education

Baccalauréat en Ingénierie électrique
Maîtrise en génie électrique (préférable)

Tools

SV-UVM
SystemVerilog
vManager

Job description

Cadence Design Systems est à la recherche de candidats d’excellence pour joindre une équipe expérimentée et dynamique d’ingénieurs en charge du développement d’IP au service des standards de l’industrie.

Le candidat aura la charge de diriger une équipe dans la vérification de modules numériques RTL et du développement de modules de vérification réutilisables

Le candidat sera aussi amené à contribuer à toutes les phases du processus de vérification : élaboration du plan de vérification, codage des points de couverture, génération de stimuli et analyse de couverture.

Le candidat devra posséder des connaissances avancées des méthodes de design et de vérification des composantes numériques.

Le candidat devra être autonome, dynamique et démontrer de très bonnes qualités de communication.

Le groupe de design IP est une équipe multidisciplinaire composée d’ingénieurs provenant de divers sites à travers le monde.

Faisant parti du groupe de vérification, le candidat sera amené à collaborer avec diverses disciplines et phases de la réalisation complète d’IP matériel : design numérique et analogique, design physique, production, etc.

Le groupe de design IP est une organisation grandissante. Le catalogue complet se trouve au site suivant : .

Responsabilités :

  • Planification et suivi de projet
  • Diriger une équipe de 5-15 personnes dans l’exécution d’un projet de vérifiation
  • Définition et maintenance des plans de vérification utilisant la suite d’outils de Cadence tel que vManager
  • Design et architecture d’environnements de vérification pour des IP supportant une large gamme de fonctionnalités et de protocoles.
  • Développement de composantes de vérification à l’aide du langage SV-UVM.
  • Développement de couverture fonctionnelle.
  • Développement d’assertions en SystemVerilog pour la vérification formelle.
  • Gestion de régression de tests automatisés.
  • Participation à des revues techniques.
  • Travailler en étroite collaboration avec d’autres équipes de différentes disciplines.

Expérience recherchée :

  • Baccalauréat en Ingénierie électrique, sciences appliquées ou domaine connexe.
  • Maîtrise en génie électrique, sciences appliquées ou domaine connexe (préférable).
  • 12 ans et plus d’expérience dans le domaine de la microélectronique.
  • Connaissance avancée des principes de vérifications numériques.
  • Connaissance avancée des langages de vérification matérielle (notamment SV-UVM).
  • Connaissance avancée des langages d’assertions (notamment SVA).
  • Connaissance des principes de design mixtes.
  • Connaissance des principes de vérification pour des designs comportant différents domaines d’alimentation.
  • Capable de communiquer clairement en anglais.

Cadence est une employeuse qui souscrit à l’égalité des chances et qui s’engage à embaucher une main-d’oeuvre diversifiée.

Puisque ce rôle nécessite que l’employé interagisse avec d’autres entités à l’échelle mondiale ainsi qu’avec des employés et intervenants dans d’autres provinces canadiennes, la connaissance du l’anglais est exigée pour ce poste

Get your free, confidential resume review.
or drag and drop a PDF, DOC, DOCX, ODT, or PAGES file up to 5MB.

Similar jobs

Senior Principal Verification Engineer

Cadence Design Systems

Ottawa null

On-site

On-site

CAD 120,000 - 160,000

Full time

16 days ago

Principal Design Verification Engineer

Synopsys, Inc.

Ottawa null

On-site

On-site

CAD 90,000 - 130,000

Full time

Yesterday
Be an early applicant

Principal ASIC Verification Engineer

Nokia

Ottawa null

On-site

On-site

CAD 120,000 - 160,000

Full time

27 days ago

Principal ASIC Verification Engineer

Nokia

Ottawa null

On-site

On-site

CAD 100,000 - 130,000

Full time

27 days ago