Inżynier FPGA SDR – Systemy Radiowe (Gdynia)

af; Gdynia; Hybrid; PLN 156,000 - 234,000; Full time

Benefits offered by this job

Opieka medyczna

Ubezpieczenie na życie

Dofinansowanie do kursów i szkoleń

Karta MultiSport

Parking

Siedziba w Gdyni blisko SKM

Job summary

RADMOR S.A. poszukuje specjalisty FPGA do pracy w Gdyni nad systemami radiowej łączności nowej generacji. Do obowiązków należy projektowanie i weryfikacja warstwy fizycznej SDR, implementacja na FPGA (VHDL/Verilog) w środowisku Vivado, oraz integracja z wyższymi warstwami systemu komunikacyjnego.

Wymagane jest wykształcenie techniczne, min. roczne doświadczenie w FPGA, znajomość MATLAB i Pythona, a język angielski na poziomie B1.

Qualifications

• Wykształcenie wyższe techniczne z zakresu radiokomunikacji/elektroniki/telekomunikacji.
• Doświadczenie w programowaniu FPGA (VHDL lub Verilog) – min. 1 rok.
• Znajomość środowiska Vivado/ISE oraz MATLAB.
• Znajomość Pythona do automatyzacji i analizy danych.
• Znajomość języka angielskiego na poziomie min. B1.
• Umiejętność czytania i tworzenia dokumentacji technicznej.

Responsibilities

• Projektowanie i wdrażanie warstwy fizycznej systemów SDR.
• Implementacja układów na FPGA (VHDL/Verilog) w Vivado.
• Symulacja i weryfikacja układów FPGA w MATLAB i Vivado Simulator.
• Integracja warstwy fizycznej z wyższymi warstwami systemu komunikacyjnego.
• Udział w testach sprzętu w terenie oraz dokumentowanie prac.

Skills

FPGA programming

VHDL/Verilog

MATLAB

Python

Vivado

Linux/Unix

English (B1)

Teamwork

Education

Wyższe techniczne (radiokomunikacja, elektronika, telekomunikacja)

Tools

Vivado/ISE

MATLAB

Xilinx Kintex/Virtex knowledge

Job description

RADMOR S.A. poszukuje specjalisty FPGA do pracy w Gdyni nad systemami radiowej łączności nowej generacji. Do obowiązków należy projektowanie i weryfikacja warstwy fizycznej SDR, implementacja na FPGA (VHDL/Verilog) w środowisku Vivado, oraz integracja z wyższymi warstwami systemu komunikacyjnego.

Wymagane jest wykształcenie techniczne, min. roczne doświadczenie w FPGA, znajomość MATLAB i Pythona, a język angielski na poziomie B1.