Inżynier FPGA SDR – projektowanie radiowych układów

RADMOR S.A.; Gdynia; Hybrid; PLN 123,000 - 201,000; Full time

Benefits offered by this job

Praca w dużej grupie zbrojeniowej

Dofinansowanie nauki

Nowoczesne wyposażenie techniczne

Niekorporacyjna atmosfera

Dofinansowanie do wypoczynku

Karta MultiSport

Parking darmowy

Job summary

RADMOR S.A. w Gdyni poszukuje doświadczonego inżyniera FPGA do zespołu Biura Rozwoju nad radiokomunikacją cyfrową. Pracownik będzie projektował, implementował i testował warstwę fizyczną radiostacji SDR, integrując ją z resztą stosu TCP/IP oraz tworząc dokumentację techniczną.

Wymagane jest wykształcenie techniczne i min. 1 rok doświadczenia w FPGA (VHDL/Verilog), znajomość Vivado/ISE, MATLAB oraz Pythona. Oferujemy pracę w nowoczesnym środowisku i możliwości rozwoju zawodowego.

Qualifications

• Wykształcenie wyższe techniczne w radiokomunikacji, elektronice lub telekomunikacji.
• Doświadczenie w FPGA (VHDL lub Verilog) – min. 1 rok.
• Znajomość Vivado / ISE.
• Doświadczenie w symulacji i debugowaniu FPGA.
• Znajomość MATLAB (symulacje radiowych).
• Znajomość Pythona (automatyzacja, analiza danych).
• Czytanie i tworzenie dokumentacji technicznej.
• Język angielski min. B2.

Responsibilities

• Analiza, implementacja i rozwój warstwy fizycznej systemów radiowych (transmisja sygnałów, modulacja, kodowanie, synchronizacja).
• Opracowywanie i weryfikacja algorytmów dla radiostacji SDR.
• Implementacja układów na FPGA (VHDL/Verilog) w środowisku Vivado.
• Symulacja i weryfikacja układów w MATLAB i Vivado Simulator.
• Integracja warstwy fizycznej z wyższymi warstwami systemu komunikacyjnego.
• Udział w testach sprzętu w terenie.
• Tworzenie i utrzymanie dokumentacji technicznej.

Skills

FPGA programming

VHDL/Verilog

Vivado

MATLAB

Python

English B2

Teamwork

Independent work

Education

Wykształcenie wyższe techniczne w radiokomunikacji/elektronice/telekomunikacji

Tools

Vivado

ISE

Job description

RADMOR S.A. w Gdyni poszukuje doświadczonego inżyniera FPGA do zespołu Biura Rozwoju nad radiokomunikacją cyfrową. Pracownik będzie projektował, implementował i testował warstwę fizyczną radiostacji SDR, integrując ją z resztą stosu TCP/IP oraz tworząc dokumentację techniczną.

Wymagane jest wykształcenie techniczne i min. 1 rok doświadczenia w FPGA (VHDL/Verilog), znajomość Vivado/ISE, MATLAB oraz Pythona. Oferujemy pracę w nowoczesnym środowisku i możliwości rozwoju zawodowego.