Stage: Optimisation FPGA GNSS pour Algorithmes

Thales Group; France; Hybride; EUR 8 900 - 13 000; Plein temps

Résumé du poste

Thales à Valence recrute un stagiaire ingénieur électronique pour optimiser l’utilisation des ressources FPGA dédiées à des algorithmes GNSS. Le stage vise à réduire LUT, registres, BRAM et DSP, tout en préservant la performance et en limitant la consommation d’énergie.

Travail sur Simulink et HDL Coder dans un cadre industriel. Vous analyserez les modèles et le HDL généré, testerez des pistes d’optimisation et formaliserez vos résultats pour les développements futurs, en environnement FPGA et

Qualifications

• Préparez un BAC+5 en électronique et connaissances FPGA.
• Compréhension des contraintes liées à l’architecture FPGA et notions de consommation énergétique.
• Connaissance des méthodes de pipeline et de parallélisme, traitement du signal numérique.

Responsabilités

• Prendre en main l’environnement existant et comprendre les contraintes FPGA.
• Analyser la consommation des ressources dans les modèles et le HDL généré.
• Proposer et tester des pistes d’amélioration sur l’architecture matérielle, la représentation fixed-point, le pipeline et le parallélisme.
• Implémenter les optimisations retenues et évaluer leurs impacts.
• Formaliser résultats et recommandations pour les futurs développements.

Connaissances

FPGA

Pipeline

Parallelism

Digital Signal Processing

Matlab/Simulink

Formation

BAC+5 en électronique

Outils

HDL Coder

Simulink

VHDL

Description du poste

Thales à Valence recrute un stagiaire ingénieur électronique pour optimiser l’utilisation des ressources FPGA dédiées à des algorithmes GNSS. Le stage vise à réduire LUT, registres, BRAM et DSP, tout en préservant la performance et en limitant la consommation d’énergie.

Travail sur Simulink et HDL Coder dans un cadre industriel. Vous analyserez les modèles et le HDL généré, testerez des pistes d’optimisation et formaliserez vos résultats pour les développements futurs, en environnement FPGA et