Stage Ingenieur FPGA RF Versal — Acquisition & DSP

Atos SE; Castres-Gironde; Hybride; EUR 12 000 - 18 000; Plein temps

Avantages offerts par ce poste

Télétravail jusqu’à 2 jours

Tickets restaurant

Aide à la mobilité durable

Résumé du poste

Eviden recherche un stagiaire ingénieur pour développer et valider l’évolution d’une solution d’acquisition RF directe basée sur une carte Xilinx Versal RF. Vous travaillerez sur l’intégration IP et l’évaluation des blocs de traitement, avec documentation rigoureuse et échanges réguliers.

Le candidat idéal provient d’une grande école d’ingénieur et possède des connaissances FPGA, traitement du signal, C/C++, Python, et une expérience sous Linux/Windows.

Qualifications

• Connaissance des FPGA et du traitement du signal.
• Maîtrise de C/C++ et Python.
• Environnement Linux et Windows.
• Bonnes capacités d’organisation et de rigueur.

Responsabilités

• Prendre en main la carte d’acquisition et le code existant pour la cible Xilinx Versal RF.
• Mettre en œuvre les IP et porter les blocs sur les plateformes antérieures.
• Évaluer la capacité du composant à intégrer les modules de traitement.
• Documenter rigoureusement les travaux et communiquer les progrès.

Connaissances

FPGA

Traitement du signal

C/C++

Python

Linux/Windows

Formation

Diplôme d’ingénieur

Description du poste

Eviden recherche un stagiaire ingénieur pour développer et valider l’évolution d’une solution d’acquisition RF directe basée sur une carte Xilinx Versal RF. Vous travaillerez sur l’intégration IP et l’évaluation des blocs de traitement, avec documentation rigoureuse et échanges réguliers.

Le candidat idéal provient d’une grande école d’ingénieur et possède des connaissances FPGA, traitement du signal, C/C++, Python, et une expérience sous Linux/Windows.