Stage en Sécurité Processeur et Cache CVA6/HPDCache

CEA; Grenoble; Sur place; EUR 12 000 - 17 000; Plein temps

Résumé du poste

CEA Grenoble, en collaboration avec l’Inria MADMAX et le TIMA, propose un stage sur la sécurisation de l’architecture CVA6 avec HPDCache. Le candidat sera encadré par le CEA-LETI et l’équipe Inria MADMAX, et travaillera au TIMA.

Le stage analysera les techniques de partitionnement des caches, mettra en œuvre une solution sur FPGA et réalisera des mesures de performances et d’empreinte matérielle. Possibilité de publication via OpenSource OpenHW Group.

Qualifications

• Master 2 ou dernière année d’école d’ingénieur spécialisée dans les systèmes embarqués.
• Compétences en design matériel (RTL).
• Autonomie et rigueur.
• Intérêt pour les architectures RISC‑V et la sécurité matérielle apprécié.

Responsabilités

• Analyser l’état de l’art des techniques de partitionnement des caches.
• Implémenter une solution sur FPGA et réaliser les tests.
• Mesurer les performances et l’empreinte matérielle avec et sans partitionnement.
• Possibilité de mise en OpenSource via l’OpenHW Group.

Connaissances

Anglais courant

Français courant

RTL design

Formation

Master 2 ou dernière année d’école d’ingénieur spécialisée en systèmes embarqués

Outils

RTL Design

Description du poste

CEA Grenoble, en collaboration avec l’Inria MADMAX et le TIMA, propose un stage sur la sécurisation de l’architecture CVA6 avec HPDCache. Le candidat sera encadré par le CEA-LETI et l’équipe Inria MADMAX, et travaillera au TIMA.

Le stage analysera les techniques de partitionnement des caches, mettra en œuvre une solution sur FPGA et réalisera des mesures de performances et d’empreinte matérielle. Possibilité de publication via OpenSource OpenHW Group.