STAGE - Design et Layout de structures de test d'une mémoire SRAM F/H

STMicroelectronics

Rousset-Serre-Ponçon

On-site

EUR 12,000 - 19,000

Full time

2 days ago
Be an early applicant

A complete application in a minute

Tailored resume and cover letter, ready to send.

Get past ATS filters

Job summary

STMicroelectronics, acteur mondial des semiconducteurs, propose un stage de 6 mois dans le cadre du développement de mémoires embarquées. Vous concevrez des structures de test avancées pour validation fonctionnelle (décodage, écriture, lecture) et leur caractérisation électrique sur silicium, afin d’accélérer le déploiement de ces technologies.

Vous réaliserez le design, la simulation et le layout, et vous interagirez avec des équipes pluridisciplinaires : technologues, concepteurs de circuits,

Qualifications

  • Stage de 6 mois (fin d’études).
  • Master II ou école d’ingénieur microélectronique.
  • Curieux, autonome, force de proposition.
  • Connaissances en conception microélectronique demandées.

Responsibilities

  • Designer des structures de décodage/lecture/écriture de mémoire.
  • Simuler les blocs et le top de la structure.
  • Effectuer le layout et les vérifications DRC/LVS post layout.

Skills

Design/Simulation
Physique semiconducteur
Layout
Autonomie
Proactivité

Education

Master II ou école d’ingénieur spécialité micro-électronique

Tools

CAO outils

Job description

Chez STMicroelectronics, nous sommes convaincus que la technologie est un moteur d’innovation et a un impact positif pour les entreprises, les personnes et la société.

En tant qu’acteur mondial des semiconducteurs, nos technologies de pointe et nos composants électroniques sont invisibles mais au cœur du monde d’aujourd’hui.

Rejoindre ST, c’est intégrer une entreprise internationale riche de plus de 115 nationalités, présente dans 40 pays, et rassemblant plus de 50 000 talents passionnés et engagés, tous unis par la volonté de créer et d’inventer la technologie de demain.

Innover demande bien plus que des compétences techniques : cela nécessite des personnes inspirantes, qui savent collaborer avec respect et enthousiasme. Des collaborateurs animés par la passion, prêts à remettre en question le statu quo, à faire avancer l’innovation et à révéler leur plein potentiel.

Venez vivre cette aventure avec nous et contribuez à construire un futur plus intelligent et plus durable, en alliant responsabilité et innovation.

Notre technologie commence avec vous.
A propos de vos missions

Dans le cadre du développement des technologies à base de mémoires embarquées, nous souhaitons développer de nouvelles structures de test permettant la validation fonctionnelle (décodage, écriture, lecture) de ces mémoires, ainsi que leur caractérisation électrique fine sur silicium. Ceci ainsi afin d’accélérer le développement de ces technologies et d’améliorer leur suivi dans le temps.

La mission consiste à concevoir ces structures de test avancées, en passant par la spécification, le design, la simulation et le layout. Pour mener cette mission vous intégrerez une équipe chargée de concevoir les structures de test utilisées pour développer les technologies. Vous aurez des interactions étroites avec de nombreuse équipes pluridisciplinaires : technologues, concepteurs de circuit, développeurs d’outil de CAO, ingénieurs en caractérisation de circuits sur silicium… couvrant ainsi l’intégralité du spectre des métiers de la microélectronique.

Vous aurez en charge de :

  • Designer des structures de décodage/lecture/écriture de mémoire
  • Simuler les différents bloques ainsi que le top de la structure
  • Effectuer le layout ainsi que les vérifications DRC/LVS post layout

Ce stage nécessite des compétences en design/simulation, en physique du semi-conducteur et des connaissances en layout. Une phase de formation et d'auto-formation sera nécessaire pour s'approprier l'environnement de travail, en collaboration avec les équipes de layout.

A propos de vous
  • Vous cherchez un stage de 6 mois (fin d'études)
  • Master II ou école d’ingénieur spécialité micro-électronique
  • Vous êtes curieux, autonome, force de proposition
  • Des connaissances en conception microélectronique sont demandées

ST est fière d’être certifiée parmi les 17 entreprises mondiales « Global Top Employers 2025 » et d’être la première et unique entreprise de semi-conducteurs à recevoir cette distinction. ST a été distinguée dans ce classement grâce à sa démarche d’amélioration continue, se démarquant notamment par son engagement en matière d’éthique et d’intégrité, de sens et de valeurs, d’organisation et de gestion du changement, ainsi que par la stratégie commerciale et ses performances. En France, ST a également obtenu la labélisation Happy Trainee 2025.

Nous cultivons un environnement de travail inclusif et diversifié, où la discrimination n’a pas sa place. Notre ambition est de recruter et de fidéliser des talents reflétant la richesse des sociétés dans lesquelles nous évoluons.

Nous nous engageons à l’équité dans le développement des carrières, les opportunités professionnelles et la rémunération.

Chez ST, nous encourageons les candidats qui ne remplissent pas forcément tous les critères à postuler, car nous croyons en la richesse des parcours variés et offrons de réelles opportunités d’apprentissage et d’évolution. La diversité, l’équité et l’inclusion sont des valeurs fondamentales qui façonnent notre culture d’entreprise.

Get your free, confidential resume review.

or drag and drop your file here.

Similar jobs

Similar jobs worth comparing

STAGE - Design et Layout de structures de test d'une mémoire SRAM F/H
STAGE - Design et Layout de structures de test d'une mémoire SRAM F/H

Strategic Micro Systems of NJ, LLC. • Rousset-Serre-Ponçon

On-site
EUR 6,700 - 10,000
STAGE : Développement d’outils d’automatisation pour validation de layout F/H
STAGE : Développement d’outils d’automatisation pour validation de layout F/H

STMicroelectronics France • Rousset-Serre-Ponçon

On-site
EUR 11,000 - 17,000
Happy Trainee 2025
STAGE : Développement d’outils d’automatisation pour validation de layout F/H
STAGE : Développement d’outils d’automatisation pour validation de layout F/H

Strategic Micro Systems of NJ, LLC. • Rousset-Serre-Ponçon

On-site
EUR 7,800 - 15,000
STAGE : Développement d’outils d’automatisation pour validation de layout F/H
STAGE : Développement d’outils d’automatisation pour validation de layout F/H

STMicroelectronics • Rousset-Serre-Ponçon

On-site
EUR 10,000 - 12,000
STAGE - Caractérisation de mémoires SRAM sur des technologies silicium de pointe F/H
STAGE - Caractérisation de mémoires SRAM sur des technologies silicium de pointe F/H

Strategic Micro Systems of NJ, LLC. • Grenoble, Crolles

On-site
EUR 7,800 - 10,000
STAGE - Conception de circuits de caractérisation de mémoire TCM - F/H
STAGE - Conception de circuits de caractérisation de mémoire TCM - F/H

STMicroelectronics • Crolles

On-site
EUR 45,000 - 65,000
STAGE - Caractérisation de mémoires SRAM sur des technologies silicium de pointe F/H
STAGE - Caractérisation de mémoires SRAM sur des technologies silicium de pointe F/H

STMicroelectronics • Grenoble

On-site
EUR 10,000 - 15,000
STAGE - Etude Python pour transformation de fichier GDS/OAS F/H
STAGE - Etude Python pour transformation de fichier GDS/OAS F/H

STMicroelectronics • Crolles

On-site
EUR 12,000 - 16,000
STAGE - Ingénieur en Microélectronique digitale - F/H
STAGE - Ingénieur en Microélectronique digitale - F/H

STMicroelectronics France • Biot

On-site
EUR 10,000 - 15,000
STAGE - Etude Python pour transformation de fichier GDS/OAS F/H
STAGE - Etude Python pour transformation de fichier GDS/OAS F/H

Strategic Micro Systems of NJ, LLC. • Crolles

On-site
EUR 7,800 - 15,000